闪存器件的制造方法技术

本发明专利技术提供了一种闪存器件的制造方法，其中在形成栅极线之后，在所述栅极线之间形成高度至少与浮置栅极高度相同的ＨＤＰ氧化物膜。使用氮化物膜在余下的空间中形成间隙壁。因此，可以降低浮置栅极之间的电容。在进行离子注入工艺之后，可以除去间隙壁。因此可以保证器件的接触容限。

【技术实现步骤摘要】

本专利技术一般而言涉及，且具体而言涉及一种形成与栅极线之间的浮置栅极高度相同的HDP氧化物膜然后使用氮化物膜形成栅极间隙壁的方法。
技术介绍
通常，在闪存器件中，如果在漏区边缘形成强电场，热载流子增加，使器件特性退化。为了防止该问题，在栅极线的侧壁上形成由绝缘材料形成的栅极间隙壁。该栅极间隙壁用作形成源/漏区的高浓度离子注入工艺中的离子注入掩模。对于70nm级器件的更高集成度，优选在高浓度离子注入工艺之后除去该栅极间隙壁。图1A和1B是示出现有技术中的剖面图。参考图1A，在半导体衬底10上依次形成隧穿氧化物膜11、用于浮置栅极的第一多晶硅层12、ONO结构的介电层13、用于控制栅极的第二多晶硅层14、和盖层氧化物膜15，该半导体衬底10中通过通常的工艺方法分隔了有源区和隔离区。通过光刻工艺依次蚀刻盖层氧化物膜15、第二多晶硅层14、介电层13、第一多晶硅层12、和隧穿氧化物膜11，形成希望图案的栅极线16。然后进行离子注入工艺在栅极线16中形成自对准的离子注入区17。参考图1B，缓冲氧化物膜18形成在包括栅极线16的整个表面上。然后形成用于防止半导体衬底10在后续的回蚀工艺中被蚀刻破坏的氮化物膜19。此后，用于形成间隙壁的氧化物膜20形成在包括氮化物膜19的整个表面上。进行回蚀工艺使得氧化物膜20仅保留在栅极线16的侧壁，因此形成栅极间隙壁20。如果使用上述氧化物膜形成栅极间隙壁，字线的电容被减小且单元的干扰特性相应得到改进。然而，回蚀工艺不能通过湿法蚀刻的方法进行。结果，由于栅极间隙壁不能被除去而存在器件尺寸增加且有效管芯减小的缺点。相反，如果使用氮化物膜形成间隙壁，氮化物膜间隙壁保留在浮置栅极线之间。因此，浮置栅极的电容增加且单元的干扰特性退化。
技术实现思路
本专利技术的一个实施例提供了，其中在形成闪存器件的栅极之后，在存储单元的栅极线之间形成与浮置栅极具有相同高度的HDP氧化物膜，且使用氮化物膜在选择晶体管的栅极线的侧壁上形成栅极间隙壁，因此改进器件的干扰特性，通过回蚀工艺除去间隙壁，且减小器件尺寸。根据本专利技术实施例的包括如下步骤在半导体衬底上形成栅极线；在包括该栅极线的半导体衬底上方形成缓冲氧化物膜、在栅极线之间的单元区域中形成具有预定高度的HDP氧化物膜、以及在栅极线的暴露侧壁上形成氮化物膜间隙壁。根据本专利技术的另一实施例的包括如下步骤提供半导体衬底，在半导体衬底中形成有选择晶体管的栅极线和存储单元的栅极线的；在该整个结构上形成缓冲氧化物膜；仅在选择晶体管的栅极线与存储单元的栅极线之间的区域中和存储单元的栅极线之间的区域中形成具有预定高度的HDP氧化物膜；以及在包括选择晶体管的栅极线和存储单元的栅极线的整个结构上沉积氮化物膜，并通过蚀刻工艺使氮化物膜仅保留在选择晶体管的栅极线的侧壁上，因此形成栅极间隙壁。附图说明通过参考下面结合附图的详细描述，本专利技术的更完全的理解及其许多附加的优点将更清楚且变得更容易理解，在附图中相同的参考标号表示相同或相似的元件，其中图1A和1B是示出现有技术中的的剖面图；以及图2A到2D是示出根据本专利技术的实施例的的剖面图。具体实施例方式在下面的详细描述中，仅通过示例的方法示出并描述了本专利技术的特定示范性实施例。本领域的技术人员将认识到，所描述的实施例可以以其他方式实施例，而不脱离本专利技术的精神或范畴。图2A到2D是示出根据本专利技术实施例的的剖面图。参考图2A，在半导体衬底100上依次形成隧穿氧化物膜101、用于浮置栅极的第一多晶硅层102、介电层103、用于控制栅极的第二多晶硅层104、和盖膜105，在该半导体衬底中通过适当工艺分隔有源区和隔离区。隧穿氧化物膜101、第一多晶硅层102、介电层103、第二多晶硅层104和盖膜105形成栅极线106。介电层103具有第一氧化物膜、氮化物膜、和第二氧化物膜依次堆叠的ONO结构。然后通过光刻工艺依次蚀刻盖层氧化物膜105、第二多晶硅层104、介电层103、第一多晶硅层102和隧穿氧化物膜101，因此形成选择晶体管的栅极线SSL、DSL和存储单元的栅极线(Cell)。此后，进行离子注入工艺以形成离子注入区107。可以通过使用各种合适的改进工艺形成浮置栅极和控制栅极。本专利技术也可以应用于通过改进工艺形成的浮置栅极和控制栅极。参考图2B，在包括栅极线106的整个表面上形成缓冲氧化物膜108。在包括缓冲氧化物膜108的整个表面上形成HDP氧化物膜109。该HDP氧化物膜109可以形成为具有高于选择晶体管的栅极线DSL或SSL与存储单元的栅极线Cell之间的浮置栅极102的高度。该HDP氧化物膜109可以形成为具有高于存储单元的栅极线(Cell)之间的浮置栅极102的高度。参考图2C，通过回蚀工艺蚀刻HDP氧化物膜109，使得HDP氧化物膜109仅留在栅极线106之间。栅极线106之间的HDP氧化物膜109可以保留与浮置栅极102一样的高度。在回蚀工艺中，由于存储单元的栅极线(Cell)之间的距离窄，其他部分例如选择晶体管的栅极线之间的HDP氧化物膜被除去，但存储单元的栅极线之间的HDP氧化物膜保持不变。参考图2D，在包括栅极线106的整个表面上形成氮化物膜110。此后，进行蚀刻工艺使得氮化物膜110保留在选择晶体管栅极线SSL、DSL的侧壁上，因此形成栅极间隙壁110。栅极间隙壁110用作形成源/漏区(未示出)的高浓度离子注入工艺中的离子注入掩模。在高浓度离子注入工艺之后，通过湿法蚀刻工艺剥除栅极间隙壁110。因此可以保证器件的接触容限。如上所述，在根据本专利技术实施例的闪存器件中，在栅极线106之间形成与浮置栅极102高度相同的HDP氧化物膜。因此，可以降低浮置栅极102之间的电容。这可以数学地表示如下。1、在缓冲氧化物膜、氮化物膜和用于间隙壁的氧化物膜形成在浮置栅极之间的情况，可以通过采用缓冲氧化物膜电容(Cox1)、氮化物膜电容(Cnit)和用于间隙壁的氧化物膜的电容(Cox2)而得到浮置栅极之间的总电容(Ctotal)。由于1/Ctotal＝1/Cox1+1/Cnit+1/Cox2且Cnit＝1.87Cox_inter，Cox1＝Cox2，1/Ctotal＝1/Cox+1/1.87Cox_inter+1/Cox＝2/Cox+1/1.87Cox_inter＝(2×1.87Cox_inter+Cox)/(1.87Cox_inter×Cox)因此，Ctotal＝(1.87Cox_inter×Cox)/(2×1.87Cox_inter+Cox)。此时，如果Cox_interCox，Ctotal1.87Cox/4.74＝0.3945Cox2、在浮置栅极之间仅存在缓冲氧化物膜和HDP氧化物膜的情况，可以通过采用缓冲氧化物膜电容(Cox1)和HDP氧化物膜电容(Cox2)而得到浮置栅极之间的电容(Ctotal)。1/Ctotal＝1/Cox1+1/Cox_inter+1/Cox2＝2/Cox+1/Cox_inter＝(2×Cox_inter+Cox)/(Cox×Cox_inter)因此，Ctotal＝(Cox×Cox_inter)/(2×Cox_inter+Cox)CtotalCox/3＝0.3333Cox因此，与在浮置栅极之间形成缓冲氧化本文档来自技高网...

【技术保护点】
一种闪存器件的制造方法，所述方法包括如下步骤：在半导体衬底上形成具有侧壁的栅极线；在包括所述栅极线的所述半导体衬底上方形成缓冲氧化物膜；在所述栅极线之间的单元区域中形成具有预定高度的ＨＤＰ氧化物膜；和在所述栅极线的暴露侧壁上形成氮化物膜间隙壁。

【技术特征摘要】
KR 2005-6-30 57828/051.一种闪存器件的制造方法，所述方法包括如下步骤在半导体衬底上形成具有侧壁的栅极线；在包括所述栅极线的所述半导体衬底上方形成缓冲氧化物膜；在所述栅极线之间的单元区域中形成具有预定高度的HDP氧化物膜；和在所述栅极线的暴露侧壁上形成氮化物膜间隙壁。2.如权利要求1所述的方法，其中所述HDP氧化物膜的高度至少与所述栅极线的浮置栅极高度一样。3.如权利要求1所述的方法，包括通过在包括所述栅极线的整个表面上沉积氮化物膜，然后通过蚀刻工艺使所述氮化物膜仅保留在栅极线的侧壁上而形成间隙壁。4.一种闪存器件的制造方法，该方法包括如下步骤提供半导体衬底，在所述半导体衬底中形成具有侧壁的选择晶体管的栅极线和具有侧壁的存...

【专利技术属性】
技术研发人员：洪韺玉，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]