半导体制造方法及半导体掩模结构技术

本发明专利技术公开了一种半导体制造方法，该方法包括：在半导体基板上形成光刻胶层；用配置有掩模图形的掩模版对所述光刻胶层曝光；对曝光后的所述光刻胶层进行显影处理，形成刻蚀阻挡图形，分布越密集的所述刻蚀阻挡图形的特征尺寸越小；对所述刻蚀阻挡图形烘焙，使所述刻蚀阻挡图形从上表面至基板方向逐渐向四周扩张，并且分布越密集的刻蚀阻挡图形，上表面一侧的特征尺寸和基板一侧的特征尺寸差距越大；对具有所述刻蚀阻挡图形的半导体基板进行刻蚀。本发明专利技术使分布密度不同的刻蚀阻挡图形的基板一侧的特征尺寸的差别减小，从而使刻蚀之后与刻蚀阻挡图形对应的刻蚀图形的尺寸的不一致问题得到改善。

Semiconductor manufacturing method and semiconductor mask structure

The invention discloses a method for manufacturing a semiconductor, the method comprises: a photoresist layer is formed on a semiconductor substrate; using configuration mask exposure of the photoresist mask pattern on the photoresist layer; after exposure to the developing process, the formation of etching the etching barrier pattern size blocking patterns distribution the more intensive is smaller; the etching barrier pattern baking, the etching barrier pattern from the upper surface to the substrate gradually expanded around, and more intensive distribution of the etching barrier pattern feature size and feature size gap on one side of the substrate surface on one side of the larger of the semiconductor substrate; etching barrier pattern etching. One side of the substrate of the invention is to make the feature size distribution density of different etching barrier pattern the difference due to inconsistency after etching so that the etching and etching barrier pattern corresponding to the size of the improved.

【技术实现步骤摘要】

本专利技术涉及半导体制造
，特别涉及一种半导体制造方法及 一种半导体掩模结构。
技术介绍
在半导体器件的制造中，在进行光刻工艺中，将掩模版上的掩模图形 投影到涂覆了光刻胶层的硅片上，经过紫外线曝光，使光刻胶层的曝光 位置发生了光化学变化，从而经过显影在光刻胶层中形成了掩模图形的 映像，也就是刻蚀阻挡图形。再通过后续工艺，如刻蚀工艺，就把掩模 版上的掩模图形转移到硅片表面制成永久的图形，例如形成栅极。如图la所示，通常掩模版10上相同特征尺寸(CD)的掩模图形ll, 经过光源12照射投影到硅片13的光刻胶层14上，形成相同CD的刻蚀阻挡 图形15，所述相同包括具有合格范围内的误差。实践中，掩模图形ll的 密度分布是不均匀的。由于光的干涉、衍射等现象，使得分布的越密集 的掩模图形，对应得到的刻蚀阻挡图形的CD越小。在刻蚀步骤中，被刻 蚀阻挡图形保护的区域不被刻蚀，形成刻蚀图形。由于刻蚀阻挡图形的 CD不相同，因此在刻蚀过程之后，形成的分布的越密集的刻蚀图形的CD 越小。这样使得所制造的器件的电学特性不能满足要求，例如在栅极的 形成过程中，上述问题使得同一器件的栅极的CD不一致，从而造成器件 的电学特性不合格。在2005年4月20日7>开的，授权公告号为CN1321440C中国专利中， 公开了 一种接触孔的形成方法，该方法解决了密集区的接触孔和稀疏区 的接触孔的CD不相同的问题。该方法为先利用第一掩模版形成均匀网 格分布的接触孔，再利用第二掩模版曝光稀疏区与密集区，使经历二次 曝光的稀疏区与密集区的光刻胶层发生变化，熔化温度高于未经历二次 曝光的光刻胶层，继而以高于未经历二次曝光的光刻胶层的熔化温度、但低于经历二次曝光的光刻胶层的熔化温度的温度对光刻胶层加热，使 未经历二次曝光的光刻胶层中的接触孔消失，只剩下具有稀疏区与密集区的光刻胶层，这样稀疏区与密集区形成的刻蚀图形的CD相同。但是该方法要经过两次曝光，要制作两种掩模版，因此过程复杂、成本高。传统的解决密度分布不同的刻蚀阻挡图形特征尺寸不相同的问题的 处理方法是利用掩模图形密度不同的区域采用不同的掩模图形，例如掩模图形分布的越密集的地方掩模图形的CD越大，但是该方法需要掩模版 上具有不同的掩^f莫图形，因此掩i^莫版的制作过程复杂。
技术实现思路
本专利技术提供了 一种半导体制造方法，使密度不同的刻蚀阻挡图形的 特征尺寸不 一致，从而引起刻蚀之后的刻蚀图形特征尺寸不 一致的问题 得到改善。该半导体制造方法包括步骤在半导体基板上形成光刻胶层；用配置有掩模图形的掩模版对所述 光刻胶层曝光；对曝光后的所述光刻胶层进行显影处理，形成刻蚀阻挡图形，分布 越密集的所述刻蚀阻挡图形的特征尺寸越小；对所述刻蚀阻挡图形烘焙，使所述刻蚀阻挡图形从上表面至基板方 向逐渐向四周扩张，并且分布越密集的刻蚀阻挡图形，上表面一侧的特 征尺寸和基板一侧的特征尺寸差距越大；对具有所述刻蚀阻挡图形的半导体基板进4亍刻蚀。可选的，对所述刻蚀阻挡图形烘焙温度T2，偏离使刻蚀阻挡图形 的从上表面至基板方向的特征尺寸相同的烘焙温度Tl,并且T2在Tl 土20。C的范围内。可选的，所述烘焙温度T1小于烘焙温度T2，并且烘焙温度T2在 烘焙温度Tl至烘焙温度Tl - 20°C的范围内。可选的，所述烘焙温度T1为ll(TC,所述烘焙温度T2为IO(TC ±5°c。可选的，烘焙之后的所述刻蚀阻挡图形的基板一侧的特征尺寸相同。可选的，所述的刻蚀阻挡图形包括与相邻刻蚀阻挡图形的间距在170nm - 480nm范围内的刻蚀阻挡图形，以及与相邻刻蚀阻挡图形的间 距在1000nm-6000nm范围内的刻蚀阻挡图形。相应的本专利技术还纟是供了一种半导体掩模结构，包括半导体基板；在半导体基板上形成的刻蚀阻挡图形，所述刻蚀阻挡图形从上表面至基板方向逐渐向四周扩张，并且分布 越密集的刻蚀阻挡图形，上表面一侧的特征尺寸和基板一侧的特征尺寸 的差距越大。可选的，所述的刻蚀阻挡图形的基板一侧的特征尺寸相同。 可选的，所述的刻蚀阻挡图形包括与相邻刻蚀阻挡图形的间距在170nm - 480nm范围内的刻蚀阻挡图形，以及与相邻刻蚀阻挡图形的间距在1000nm-6000nm范围内的刻蚀阻挡图形。与现有技术相比，上述技术方案具有以下优点上述技术方案提供的半导体制造方法，利用改变刻蚀阻挡图形的形 状，使刻蚀阻挡图形从上表面至基板方向逐渐向四周扩张，并且使分布 的越密集的刻蚀阻挡图形的上表面 一侧的特征尺寸和基板一侧的特征尺 寸差距越大，这样使分布的密度不同的刻蚀阻挡图形基板一侧的特征尺 寸差别减小，从而使利用刻蚀阻挡图形对应的，刻蚀之后的刻蚀图形的 尺寸的不一致问题得到改善。在本专利技术的一个可选的技术方案中，通过调整烘焙温度使密度不同的 刻蚀阻挡图形的基板一侧的特征尺寸相同，从而使刻蚀之后的刻蚀图形 的尺寸的不 一致问题得到改善。其次，上述技术方案还公开了一种半导体结构，其中所述刻蚀阻挡图 形从上表面至基板方向逐渐向四周扩张，并且刻蚀阻挡图形分布的越密 集上表面 一侧的特征尺寸和基板一侧的特征尺寸差距越大，这样使分布 的密度不同的刻蚀阻挡图形基板一侧的特征尺寸差别减小，从而使利用 刻蚀阻挡图形对应的，刻蚀之后的刻蚀图形的尺寸的不一致问题得到改善。附图说明图la为现有技术中的利用均匀分布有掩模图形的掩模版进行光刻 过程的示意图；图lb为根据本专利技术一实施例的半导体制造方法流程图2为根据本专利技术一实施例的半导体制造方法中曝光过程示意图3为刻蚀阻挡图形基板一侧的CD随相邻刻蚀阻挡图形的距离变 化的曲线图4为根据本专利技术一实施例的半导体制造方法中曝光后的结构示意图5为根据本专利技术一实施例的半导体掩模结构的示意图。 具体实施例方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结 合附图对本专利技术的具体实施方式做详细的说明，使本专利技术的上述及其 它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示 相同的部分。并未刻意按比例绘制附图，重点在于示出本专利技术的主旨。 在附图中，为清楚明了，放大了层和区域的厚度。为了清楚，在下面的描述中，不详细描述公知的功能和结构，因 为它们会使本专利技术由于不必要的细节而混乱。应当认为在任何实际实 施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例 如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施 例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。由于在光刻的曝光步骤中，存在如非线性失真、邻近效应、线条 缩短等图像形状失真，这些主要是由于光线的衍射、干涉等光学效应 造成的。于是，在掩模图形的密度不同，曝光之后形成的刻蚀阻挡图形的CD也不同，例如正胶的光刻胶，刻蚀阻挡图形分布的越密集， 刻蚀阻挡图形的CD越小。因为在传统的曝光、显影之后的烘焙过程 中，通常是利用最佳温度T1，使得刻蚀阻挡图形发生最小的形变，在 烘焙之后侧面接近垂直于半导体基板。这样因为刻蚀阻挡图形分布越 密集，特征尺寸越小，因此使得刻蚀之后的形成的分布越密集的刻蚀 图形的CD越小。专利技术人经过充分研究认为，通过改变刻蚀阻挡图形的形状，使其从 上表面至基板方向逐渐向四周扩张，而且分布越密本文档来自技高网...

【技术保护点】
一种半导体制造方法，该方法包括步骤：　在半导体基板上形成光刻胶层；　用配置有掩模图形的掩模版对所述光刻胶层曝光；　对曝光后的所述光刻胶层进行显影处理，形成刻蚀阻挡图形，分布越密集的所述刻蚀阻挡图形的特征尺寸越小；　对 所述刻蚀阻挡图形烘焙，使所述刻蚀阻挡图形从上表面至基板方向逐渐向四周扩张，并且分布越密集的刻蚀阻挡图形，上表面一侧的特征尺寸和基板一侧的特征尺寸差距越大；　对具有所述刻蚀阻挡图形的半导体基板进行刻蚀。

【技术特征摘要】
1、一种半导体制造方法，该方法包括步骤在半导体基板上形成光刻胶层；用配置有掩模图形的掩模版对所述光刻胶层曝光；对曝光后的所述光刻胶层进行显影处理，形成刻蚀阻挡图形，分布越密集的所述刻蚀阻挡图形的特征尺寸越小；对所述刻蚀阻挡图形烘焙，使所述刻蚀阻挡图形从上表面至基板方向逐渐向四周扩张，并且分布越密集的刻蚀阻挡图形，上表面一侧的特征尺寸和基板一侧的特征尺寸差距越大；对具有所述刻蚀阻挡图形的半导体基板进行刻蚀。2、 如权利要求1所述的半导体制造方法，其特征在于对所述刻蚀阻挡图形烘焙温度T2,偏离使刻蚀阻挡图形的从上表面至基板方向的特征尺寸相同的烘焙温度T1，并且T2在T1 士20。C的范围内。3、 如权利要求2所述的半导体制造方法，其特征在于所述烘焙温度Tl小于烘焙温度T2，并且烘焙温度T2在烘焙温度Tl至烘焙温度Tl -2(TC的范围内。4、 如权利要求3所述的半导体制造方法，其特征在于所述烘焙温度T1为110。C,所述烘焙温度T2为IO(TC 士5。C...

【专利技术属性】
技术研发人员：黄怡，张海洋，赵林林，陈海华，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：11[中国|北京]