【技术实现步骤摘要】
本专利技术涉及一种半导体器件，更具体地讲，本专利技术涉及一种高压浮空阱(Floating Well)。
技术介绍
图1所示的电路可以表示多种类型的DC/DC功率转换集成电路。如图1所示，负 载102通过从电源Vin获取能量，使负载电压稳定在一个低于Vin的数值。节点103提供反 馈信号给控制器104。控制器104通过控制高端开关106和低端开关108的占空比调节负 载电压。电感110和电容112耦接于开关节点114和输出负载102之间，组成低通滤波器， 用以获取平滑的负载电压。实践中，开关106和108通常由功率MOSFET (金属-氧化物-半 导体场效应晶体管)实现，并且每个开关均由大量的MOSFET并联而成。对于本领域技术人 员来说，图1所示电路的工作原理已是众所周知，因此无须在此重述。在一些应用中，电源Vin的峰值高达几百伏。此时，开关106和108所承受的电压 也高达几百伏。因此，对于此类应用，开关106和108应当被设计为可承受几百伏电压的器 件。在一个实施例中，除电感110、电容112、负载102和其他一些电阻或电容外，大多 数器件都集成于同一晶粒之...
【技术保护点】
一种半导体器件，包括：衬底；Ｎ型埋层，所述Ｎ型埋层毗邻所述衬底；Ｎ型掺杂区域，所述Ｎ型掺杂区域毗邻所述Ｎ型埋层和所述衬底，所述Ｎ型掺杂区域包括：第一Ｎ型掺杂区域，所述第一Ｎ型掺杂区域毗邻所述Ｎ型埋层并具有第一掺杂浓度；第二Ｎ型掺杂区域，所述第二Ｎ型掺杂区域不毗邻所述Ｎ型埋层并具有低于所述第一掺杂浓度的第二掺杂浓度；Ｐ型掺杂区域，所述Ｐ型掺杂区域毗邻所述第二Ｎ型掺杂区域和所述衬底；以及电阻，所述电阻耦接至所述第一Ｎ型掺杂区域和所述Ｐ型掺杂区域。
【技术特征摘要】
US 2009-9-17 12562083一种半导体器件，包括衬底；N型埋层，所述N型埋层毗邻所述衬底；N型掺杂区域，所述N型掺杂区域毗邻所述N型埋层和所述衬底，所述N型掺杂区域包括第一N型掺杂区域，所述第一N型掺杂区域毗邻所述N型埋层并具有第一掺杂浓度；第二N型掺杂区域，所述第二N型掺杂区域不毗邻所述N型埋层并具有低于所述第一掺杂浓度的第二掺杂浓度；P型掺杂区域，所述P型掺杂区域毗邻所述第二N型掺杂区域和所述衬底；以及电阻，所述电阻耦接至所述第一N型掺杂区域和所述P型掺杂区域。2.如权利要求1所述半导体器件，其特征在于，所述P型掺杂区域是所述衬底的一部分。3.如权利要求1所述半导体器件，其特征在于，还包括绝缘层，所述绝缘层分布于所述N型掺杂区域和所述P型掺杂区域顶部，所述电阻分布 于所述绝缘层内部；第一欧姆接触，所述第一欧姆接触用于耦接所述电阻至所述第一 N型掺杂区域；以及 第二欧姆接触，所述第二欧姆接触用于耦接所述电阻至所述P型掺杂区域。4.如权利要求3所述半导体器件，其特征在于，所述第一欧姆接触包括第一高掺杂N区，所述第一高掺杂N区分布于第一 N型掺杂区 域；第一连接通孔，所述第一连接通孔分布于所述绝缘层并耦接至所述第一高掺杂N区；第 一互连结构，所述第一互连结构耦接至所述第一连接通孔；以及第二连接通孔，所述第二连 接通孔分布于所述绝缘层并耦接至所述电阻和所述第一互连结构；以及所述第二欧姆接触包括第一高掺杂P区，所述第一高掺杂P区分布于P型掺杂区域； 第三连接通孔，所述第三连接通孔分布于所述绝缘层内并耦接至所述第一高掺杂P区；第 二互连结构，所述第二互连结构耦接至所示第三连接通孔；以及第四连接通孔，所述第四连 接通孔分布于所述绝缘层并耦接至所述电阻和所述第二互连结构。5.如权利要求1所述半导体器件，其特征在于，所述N型掺杂区域包括第三N型掺杂区 域，所述第三N型掺杂区域毗邻所述第一 N型掺杂区域和所述衬底，所述第三N型掺杂区域 具有第三掺杂浓度，所述第三掺杂浓度低于第一掺杂浓度并高于第二掺杂浓度。6.如权利要求1所述半导体器件，其特征在于，部分所述电阻环绕所述第一N型掺杂区域。7.如权利要求6所述半导体器件，其特征在于，所述电阻环绕所述第一N型掺杂区域。8.如权利要求6所述半导体器件，其特征在于，所述电阻呈螺旋状。9.如权利要求1所述半导体器件，其特征在于，所述第二N型掺杂区域环绕第一 N型掺 杂区域，所述P型掺杂区域环绕所述第二 N型掺杂区域。10.如权利要求9所述半导体器件，其特征在于，还包括P型隔离区域，所述P型隔离区 域毗邻所述第一 N型掺杂区域和所述N型埋层，所述第一 N型掺杂区域环绕所述P型隔离 区域。11.如权利要求10所述半导体器件，其特征在于，还包括有源器件，所述有缘器件分布 于所述P型隔离区域。12.—种...
【专利技术属性】
技术研发人员：邢正人，莫耶C詹姆斯，
申请(专利权)人：成都芯源系统有限公司，
类型：发明
国别省市：90[中国|成都]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。