闪速存储器逻辑区块管理方法及其控制电路与储存系统技术方案

本发明专利技术公开了一种闪速存储器逻辑区块管理方法及其控制电路与储存系统。其中逻辑区块管理方法，用于管理一闪速存储器储存装置的多个逻辑区块。本逻辑区块管理方法包括提供一闪速存储器控制器，将逻辑区块分组为多个逻辑区域，且每一逻辑区块对映逻辑区域的其中之一。本逻辑区块管理方法也包括为每一逻辑区块计数一使用次数值，并且由闪速存储器控制器根据所计数的使用次数值来动态地调整逻辑区块与逻辑区域之间的对映关系。基此，本逻辑区块管理方法可有效地利用逻辑区域来识别不同使用模式的逻辑区块，进而利用不同的机制来写入数据以提升闪速存储器储存装置的效能。

【技术实现步骤摘要】

本专利技术涉及一种用于闪速存储器的逻辑区块管理方法及使用此方法的闪速存储 器控制电路与闪速存储器储存系统。
技术介绍
数码相机、手机与MP3在这几年来的成长十分迅速，使得消费者对储存媒体的需 求也急速增加。由于闪速存储器(flash memory)具有数据非挥发性、省电、体积小与无机 械结构等的特性，适合可携式应用，最适合使用于这类可携式由电池供电的产品上。固态硬 盘就是一种以与非(NAND)闪速存储器作为储存媒体的储存装置。一般来说，闪速存储器储存装置中的闪速存储器模组会具有多个物理区块，且这 些物理区块会由闪速存储器储存装置的闪速存储器控制器逻辑地分组为系统区(system area)、数据区(data area)、备用区(spare area)与取代区(replacement area)。系统区 的物理区块是用以储存闪速存储器储存装置的相关重要信息，而取代区的物理区块是用以 取代数据区或备用区中已损坏的物理区块损坏，因此在一般存取状态下，主机系统是无法 存取系统区与取代区中的物理区块。至于归类为数据区的物理区块中会储存由写入指令所 写入的有效数据，而备用区中的物理区块是用以在执行写入指令时替换数据区中的物理区 块。具体来说，当闪速存储器储存装置接收到主机系统的写入指令而欲对数据区的物理区 块进行写入时，闪速存储器储存装置会从备用区中提取一物理区块并且将在数据区中欲写 入的物理区块中的有效旧数据与欲写入的新数据写入至从备用区中提取的物理区块中并 且将已写入新数据的物理区块逻辑地关联为数据区，并且将原本数据区的物理区块进行抹 除并逻辑地关联为备用区。为了能够让主机系统能够顺利地存取以轮替方式储存数据的物 理区块，闪速存储器储存装置会提供逻辑区块给主机系统。也就是说，闪速存储器储存装置 会通过在逻辑区块-物理区块对映表(logical block-physical block mapping table)中 记录与更新逻辑区块与数据区的物理区块之间的对映关系来反映物理区块的轮替，所以主 机系统仅需要针对所提供逻辑区块进行写入而闪速存储器储存装置会根据逻辑区块_物 理区块对映表对所对映的物理区块进行读取或写入数据。然而，由于闪速存储器制程上的进步而使得每一物理区块的设计容量会越来越大 的同时，上述搬移有效旧数据的时间会相对地增加，因而降低整体系统的效能。另外，当闪 速存储器储存装置用作为安装电脑作业系统的储存媒体时，作业系统会经常性地存取特定 数据(例如，文件配置表(File Allocation Table，简称FAT)，在上述运作机制下闪速存储 器忆体储存装置的物理区块会被频繁地进行抹除以完成数据的更新。然而，物理区块的抹 除次数是有限的(例如，物理区块抹除一万次后就会损坏)，因此在频繁地抹除物理区块的 情况下，闪速存储器储存装置的寿命将大幅缩短。一般来说，使用者或作业系统在储存装置上储存数据皆有一特定使用模式。例如， 某些逻辑区块的使用频率较高，而某些逻辑区块的使用频率较低。因此，若能根据每一逻辑 区块的使用频率来设计不同的写入机制，则将可有效地提升闪速存储器储存装置的效能，5延长闪速存储器储存装置的寿命。然而，在闪速存储器储存装置的资源有限下，如何能够在 兼顾运作效能下在每次执行存取指令时区别出较常使用与较少使用的逻辑区块，将是能否 实现“根据每一逻辑区块的使用频率来设计不同的写入机制”的关键。
技术实现思路
本专利技术提供一种逻辑区块管理方法，其能够有效地区分写入次数(或频率)较高 的逻辑区块与写入次数(或频率)较低的逻辑区块。本专利技术提供一种闪速存储器控制电路，其能够执行上述逻辑区块管理方法以有效 地区分写入次数(或频率)较高的逻辑区块与写入次数(或频率)较低的逻辑区块。本专利技术提供一种闪速存储器储存系统，其能够执行上述逻辑区块管理方法以有效 地区分写入次数(或频率)较高的逻辑区块与写入次数(或频率)较低的逻辑区块。本专利技术实施例提出一种逻辑区块管理方法，用于管理一闪速存储器储存装置的多 个逻辑区块。本逻辑区块管理方法包括提供一闪速存储器控制器，将逻辑区块分组为多个 逻辑区域，并且记录逻辑区块与逻辑区域之间的对映关系，其中每一逻辑区块对映逻辑区 域的其中之一。本逻辑区块管理方法也包括为每一逻辑区块计数一使用次数值，并且由闪 速存储器控制器根据使用次数值调整逻辑区块与逻辑区域之间的对映关系。本专利技术实施例提出一种闪速存储器控制电路，用于管理一闪速存储器储存装置的 多个逻辑区块。本闪速存储器控制电路包括微处理器单元、闪速存储器接口单元、主机接口 单元、区块管理单元。闪速存储器接口单元与主机接口单元是电性连接至微处理器单元。区 块管理单元是电性连接至微处理器单元，用以将逻辑区块分组为多个逻辑区域，并且为每 一逻辑区块计数一使用次数值，其中区块管理单元根据使用次数值调整逻辑区块与逻辑区 域之间的对映关系。本专利技术一实施例提出一种闪速存储器储存系统，其包括连接器、闪速存储器晶片 与闪速存储器控制器。闪速存储器控制器电性连接连接器与闪速存储器晶片，用以配置多 个逻辑区块且将逻辑区块分组为多个逻辑区域，并且记录逻辑区块与逻辑区域之间的对映 关系，其中每一逻辑区块对映逻辑区域的其中之一。此外，闪速存储器控制器还用以为每一 逻辑区块计数一使用次数值，并且根据使用次数值调整逻辑区块与逻辑区域之间的对映关 系。本专利技术一实施例提出一种闪速存储器储存系统，其包括连接器、闪速存储器晶片 与闪速存储器控制器。闪速存储器控制器电性连接连接器与闪速存储器晶片，用以配置多 个逻辑区块与将物理区块至少分组为一数据区与一备用区，其中每一逻辑区块对应至少一 物理区块。此外，闪速存储器控制器为每一逻辑区块计数一使用次数值，并且根据此使用次 数值将逻辑区块中的至少一逻辑区块分组为至少一热逻辑区域。基于上述，本专利技术通过根据逻辑区块的使用次数值来动态地调整逻辑区块与逻辑 区域的对映关系，由此有效地根据逻辑区域来识别写入次数(或频率)较高的逻辑区块与 写入次数(或频率)较低的逻辑区块。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详 细说明如下。附图说明图1是本专利技术一实施例所示的闪速存储器储存系统的概要方块图。图2是本专利技术实施例所示的闪速存储器晶片的概要方块图。图3是本专利技术实施例所示的逻辑区块-逻辑区域对映表的示意图。图4A 4E是本专利技术实施例所示的动态地调整逻辑区块_逻辑区域对映表的示意 图。图5是本专利技术实施例所示的逻辑区块管理方法的流程示意图。主要元件符号说明100 闪速存储器储存装置152 微处理器单元156 闪速存储器接口单元160 缓冲存储器174 使用计数单元130 闪速存储器晶片250 转换层300 总线304 数据区308 取代区320:储存区350-0 至 350-H 逻辑区块260-0至260-T 逻辑区块-物理区块对映表270 逻辑区块-逻辑区域对映表LZl至LZ3 逻辑区域S501、S503、S505、S507、S509、S511、S513 逻辑区块管理步骤 具体实施例方式图1是本专利技术一实施例所示的闪速存储器储存系统的概要方块图。请参照图1，通常闪速存储器储存装置100会与主机系统200 —起使用，以使本文档来自技高网...

【技术保护点】
一种逻辑区块管理方法，用于管理一闪速存储器储存装置的多个逻辑区块，该逻辑区块管理方法包括：提供一闪速存储器控制器；将所述多个逻辑区块分组为多个逻辑区域；记录所述多个逻辑区块与所述多个逻辑区域之间的对映关系，其中每一逻辑区块对映所述多个逻辑区域的其中之一；为每一逻辑区块计数一使用次数值；以及由该闪速存储器控制器根据所述多个使用次数值调整所述多个逻辑区块与所述多个逻辑区域之间的对映关系。

【技术特征摘要】

【专利技术属性】
技术研发人员：叶志刚，
申请(专利权)人：群联电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]