本发明专利技术的部分内容是一种电容负载平衡的单一位线读取多端口寄存器存储单元。该存储单元内部锁存器的两个节点具有相同的结构和相同的寄生电容.写端口是差分位线，读端口是单一位线.一半的读端口位线耦合到锁存器的一个节点，一半的读端口位线耦合到锁存器的另一个节点。本发明专利技术的另一部分是给出多端口存储器的高速逻辑设计和具体的电路设计。
【技术实现步骤摘要】
是用于随机存取的多端口寄存器存储单元.尤其，
是具有高速高稳定性的多端口寄存器存储单元和使用该单元设计的高速存储器及其高速控制逻辑电路.
技术介绍
多端口寄存器用于并行指令集中央处理器，和通讯芯片中.其功能是可以同时对不同的地址和同一地址的存储单元进行写或读，因此要求每一个存储单元有多个写端口和多个读端口.写端口和读端口的个数决定于同时有多少个地址同时写和读.一般多端口写和读的端口都是偶数，如2，4，6，8.也有奇数的情况.区别于多端口寄存器的单端口存储器的存储单元如图1所示，由两个对称的反相器构成的锁存器和两个读写开关晶体管构成.位线BL和其互补位线BLB用来传递写入数据和差分读取数据，字线WL101用来控制开关晶体管M105和M106.该存储单元的设计是由M101，M102构成的反相器和由M103，M104构成的反相器的几何尺寸和物理特性相同，两个开关晶体管M105和M106的几何尺寸和物理特性相同，并且节点N1101和N1102的物理环境是对称的，M101，M102构成的反相器和由M103，M104构成的反相器是该存储单元的数据锁存单元.差分读写数据共用位线BL101和BL101B.同时一个读和一个写的寄存器的双端口存储器的存储单元可以设计成如图2所示.写数据通过位线WBL201和WBL201B传递，写字线WWL201控制写开关晶体管M202和M203.读数据通过读位线RBL201和RBL201B进行差分放大.读字线RWL201控制读开关晶体管M201和M204. 对于多个写和多个读的多端口寄存器，尤其是读端口多于写端口的存储单元通常采用如图3所示的结构.写位线采用差分位线.为了节省位线的个数，进而减小存储单元的面积，读位线采用单一位线读取.图3所示的存储单元300是两读，两写的多端口寄存器的存储单元，写位线是(WBL301，WBL301B)和(WBL302，WBL302B)，读位线是RBL301和RBL302，当读字线RWL301，RWL302被选中处于高电平时，开关晶体管M310和M312处于开通状态，存储在节点N3101的数据或数据的反向值分别通过晶体管M309和M311分别由位线RBL301和RBL302读出.图4是图3的变化设计，反相器I401是为了提高反相器I402的驱动能力和隔离位线RBL401和位线RBL402对节点N4101的噪声干扰.传统上两个以上读端口的多端口寄存器的存储单元通常采用如图3或图4的结构. 图3和图4所示的多端口寄存器的存储单元结构的主要缺点是1.锁存器的两个节点(如图3中的N3101和N3102，图4中的N4101和N4102)的电容值不对称，驱动读的节点(如图3中的N3101，图4中的N4101)的电容值大于锁存器的另一节点(如图3中的N3102，图4中的N4102)，所以对该节点的充放电时间偏长，导致写入数据的时间增长，当读的端口增多时尤为 严重.2.驱动读的节点受到更大的来自位线的噪声的干扰.如驱动的节点(如图3中的N3101)锁存的数据为低电平，节点N3103和节点N3104为低电平，当读取数据时，读位线(如图3中的RBL301，RBL302)被预充电到高电平，读字线RWL301，RWL302被选中处于高电平时，开关晶体管M310和M312处于开通状态，位线电压将通过晶体管M310和M312传到节点N3103和节点N3104，节点N3103和节点N3104的电位突然由低电位变成高电位，并通过读驱动晶体管图3中的M309和M311的栅极和漏极的密勒(Miller)电容耦合到驱动的节点图3中的N3101使其电位上升，因此抗噪声的能力下降. 本专利技术是为了改进多端口寄存器的该结构存储单元的上述缺点.并且给出使用该存储单元设计的高速存储器。
技术实现思路
多端口寄存器的存储单元可以支持多端口寄存器同时进行多个端口的数据写入和多个端口的数据读出. 多端口寄存器的存储单元包括：由两个反相器构成的锁存器，其中两个反相器的输出都连接另一个反相器的输入；对应于写端口个数的开关N型晶体管对，每一对开关晶体管的源(漏)分别连接在锁存器的两个反相器的输出(输入)的节点，该对开关晶体管的漏(源)分别连在写数据的位线和其互补数据的位线上，该对开关晶体管的栅极连接在写控制的字线上；对应于读端口个数的N型晶体管对；对应于读端口个数的N型晶体管对用来读取存在锁存器中的数据，读端口个数大于或等于2，当读端口个数是偶数时，其中一半的N型晶体管对耦合到锁存器的一个节点，另一半的N型晶体管对耦合到锁存器的另一个节点，这样锁存器的两个节点的电容负载相同，当读端口个数是奇数时，其中耦合到锁存器的一个节点的N型晶体管对数比耦合到锁存器的另一个节点的N型晶体管对数多一对，当读端口是偶数时锁存器的两个节点的电容负载相同，当读端口是奇数时锁存器的两个节点的电容负载相近； 对应于一半读端口个数的N型晶体管对，每对晶体管中的一个的漏极连接到低电位电源，另一个的源极连到对应于一个读端口读位线，漏极连接到低电位电源的晶体管的源极与源极连到读位线的晶体管的漏极相连接，源极连到读位线的晶体管的栅极连接到对应于该读端口的读字线，漏极连接到低电位电源的晶体管的栅极接到锁存器的一个节点读取存储在锁存器中的数据；对应于另一半读端口个数的N型晶体管对，每对晶体管中的一个的漏极连接到低电位电源，另一个的源极连到对应于一个读端口读位线，漏极连接到低电位电源的晶体管的源极与源极连到读位线的晶体管的漏极相连接，源极连到读位线的晶体管的栅极连接到对应于该读端口的读字线，漏极连接到低电位电源的晶体管的栅极接到锁存器的另一个节点读取存储在锁存器中的数据的反向值(互补值). 使用负载平衡的多端口存储单元设计的存储器采用哑存储例作为读数据使能信号产生单元，该单元也是由读地址线驱动，但是该哑存储例对位线的放电速度比较快，所以可以用作数据读取放大所存单元的使能信号。 附图说明图1图示了一个依照现有技术的单端口的差分读写存储单元电路原理图； 图2图示了一个依照现有技术的双端口的差分读写存储单元电路原理图； 图3图示了一个依照现有技术的四端口存储单元电路原理图，其中两个差分位线写端口，两个单一位线读端口； 图4图示了一个依照现有技术的四端口存储单元电路原理图，其中两个差分位线写端口，两个单一位线读端口和一个连在锁存单元和读取数据晶体管中间的反相器； 图5图示了一个依照本专利技术的三端口存储单元电路原理图，其中包括一个差分位线写端口，两个单一位线读端口，读端口位线通过读取数据晶体管分别耦合到锁存器的数据和反向(互补)数据两个节点； 图6图示了一个依照本专利技术的三端口存储单元电路原理图，其中包括一个差分位线写端口，两个单一位线读端口，读端口位线通过读取数据晶体管和反相器分别耦合到锁存器的数据和反向(互补)数据两个节点. 图7图示了多端口存储器的设计原理图，包括存储阵列、译码逻辑、读取放大器使能信号的产生单元和读取放大器和数据写入单元。 图8图示了图7的具体实现电路，包括读数据本文档来自技高网...
【技术保护点】
一种多端口寄存器的存储单元，包括： 由两个反相器构成的锁存器，其两个反相器的输出都连接另一个反相器的输入，一个反相器的输出为锁存器的第一节点，令一个反相器的输出为锁存器的第二节点； 写端口位线和互补位线，其位线通过一第一写晶体管耦合到锁存器的第一节点，互补位线通过一第二写晶体管耦合到锁存器的第二节点； 对应写端口个数的写字线； 多个读端口位线，其第一部分端口位线的每一位线通过一对读晶体管耦合到锁存器的第一节点，其第二部分端口位线的每一位线通过一对读晶体管耦合到锁存器的第二节点；和 对应读端口个数的读字线。
【技术特征摘要】
1.一种多端口寄存器的存储单元，包括：
由两个反相器构成的锁存器，其两个反相器的输出都连接另一个反相器的输入，一个反相器的输出为锁存器的第一节点，令一个反相器的输出为锁存器的第二节点；
写端口位线和互补位线，其位线通过一第一写晶体管耦合到锁存器的第一节点，互补位线通过一第二写晶体管耦合到锁存器的第二节点；
对应写端口个数的写字线；
多个读端口位线，其第一部分端口位线的每一位线通过一对读晶体管耦合到锁存器的第一节点，其第二部分端口位线的每一位线通过一对读晶体管耦合到锁存器的第二节点；和
对应读端口个数的读字线。
2.根据权利要求1所述的多端口寄存器的存储单元，每一写端口的位线连接一第一晶体管的源(漏)极，每一写端口的互补位线连接一第二晶体管的源(漏)极，第一晶体管的漏(源)极连接锁存器的第一节点，第二晶体管的漏(源)极连接锁存器的第二节点，第一晶体管和第二晶体管的栅极连接该端口的写字线上。
3.根据权利要求2所述的多端口寄存器的存储单元，其第一晶体管和第二晶体管的几何尺寸和驱动能力相同。
4.根据权利要求1所述的多端口寄存器的存储单元，其读端口个数是偶数，其中一半的读端口位线通过读晶体管对耦合到锁存器的第一节点，另一半的读端口位线通过读晶体管对耦合到锁存器的第二节点。
5.根据权利要求1所述的多端口寄存器的存储单元，其读端口个数是奇数，其中通过读晶体管对耦合到锁存器的第一节点的读端口位线数比耦合到锁存器的另一个节点的读端口位线数多一个。
6.根据权利要求1所述的多端口寄存器的存储单元，其读端口个数是奇数时，其中通过读晶体管对耦合到锁存器的第一节点的读端口位线数比耦合到锁存器的另一个节点的读端口位线数少一个。
7.根据权利要求1所述的多端口寄存器的存储单...
【专利技术属性】
技术研发人员：黄效华，
申请(专利权)人：黄效华，无锡恒宇微电子科技有限公司，
类型：发明
国别省市：江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。