用于存储器的低功率字线逻辑的系统和方法技术方案

本发明专利技术提供一种减少存储器的功率消耗的方法。接收存取存储器装置的请求，所述存储器装置包括解码器、多个字线驱动器和多个字线。每一字线与所述多个字线驱动器中的一字线驱动器相关联。由解码器解码所述请求以确定与所述请求相关联的地址。选择性地为所述多个字线驱动器中的一字线驱动器供电以存取所述存储器装置的所述地址，其中所述字线驱动器与所述多个字线中与地址位有关的特定字线相关联，而不为所述多个字线中的其它字线供电。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体上涉及减少存储器中的功率消耗的系统和方法，且更特定来说，本专利技术 涉及限制存储器库中的字线的功率消耗的系统和方法。背景抹水技术的进步已导致更小且更强大的个人计算装置。举例来说，多种便携式个人计算 装置(包括无线计算装置，例如便携式无线电话、个人数字助理(PDA)和寻呼装置) 的体积小、重量轻且易于由用户携带。更明确地说，例如蜂窝式(模拟和数字)电话和 因特网协议(IP)电话的便携式无线电话可经由无线网络传送语音和数据包。另外，许 多此种无线电话包括并入在其中的其它类型装置。举例来说，无线电话也可包括数码相 机、数字摄影机、数字记录器和音频文件播放器。而且，此类无线电话可包括可用以接 入因特网的网页界面。同样，这些无线电话包括显著的计算能力。通常，便携式计算装置是由电池供电。因此，经常要求便携式装置的电子电路满足 严格的能量要求。由于芯片上的晶体管的数目不断增加而这些晶体管的阈值电压不断减 小，所以经由晶体管的漏泄能量变得越来越重要。当前的微处理器一般包括密集高速缓冲存储器，所述高速缓冲存储器包括许多晶体 管。据估计，漏泄能量占由65 nm部件在活动操作模式下消耗的1级(LI)高速缓冲存 储器能量的30%且占使用0.13微米工艺所制造的半导体装置的2级(L2)高速缓冲存储 器能量的80%。随着处理频率与动态随机存取存储器(DRAM)存取时间之间的间隙不断变宽，半 导体装置制造商已越来越多地利用电路小片上静态随机存取存储器(SRAM)来满足性 能要求。因此，在许多芯片中，SRAM阵列可占据多达60X的电路小片面积。由于大部分SRAM电路元件在任意给定时间是闲置的，所以SRAM阵列为电流漏泄的重要来源。 己提议当处理器处于特殊功率节省模式(例如睡眠模式(其中在唤醒时恢复SRAM 状态)或停止模式(其中使SRAM内容无效))时，沿存储器可寻址单元来选通到字线 逻辑的电源。这些模式通常受软件控制且增加装置的复杂性和额外开销。因此，提供一种减少存储器装置的电流漏泄的改进的功率控制机制将是有利的。
技术实现思路
在特定实施例中， 一种减少存储器的功率消耗的方法包括接收存取存储器装置的请 求。所述存储器装置包括解码器、多个字线驱动器和多个字线，其中每一字线与所述多 个字线驱动器中的一字线驱动器相关联。在所述解码器中解码所述请求以确定与所述请 求相关联的地址。选择性地为所述多个字线驱动器中的一字线驱动器供电以存取所述存 储器装置的所述地址，但不为所述多个字线中的其它字线供电。所述字线驱动器与特定 字线相关联，所述字线与与所述请求相关联的所述地址有关。在特定实施例中，选择性地为所述字线驱动器供电包括选择性地启用所述特定字线 的头开关和脚开关中的至少一者以将所述字线驱动器耦合到电源。所述头开关可包括P 沟道晶体管且所述脚开关可包括n沟道晶体管。在又一特定实施例中，所述方法包括切 断到所述存储器装置的所述多个字线驱动器的每一者的功率。在另一实施例中，通过选 择性地启用所述字线驱动器的反相器的p沟道晶体管而选择性地为所述字线驱动器供 电，以使用与所述多个字线驱动器相关联的扩散电容对局部电容充电。在另一实施例中， 通过分别从电源电容和局部虚拟接地对头开关和脚开关充电来选择性地为所述字线驱动 器供电。在一个特定说明性实施例中，所述存储器装置为静态随机存取存储器(SRAM)。 在另一特定实施例中，所述存储器装置为例如一级或二级高速缓冲存储器的高速缓冲存 储器。在又一特定实施例中，揭示一种电子装置，其包括存储器、多个字线驱动器和解码 器。所述存储器包括多个字线。所述多个字线驱动器耦合到所述存储器，其中每一字线 驱动器与所述存储器的所述多个字线中的一字线相关联。在默认状态期间切断到所述多 个字线驱动器的每一者的功率，且在字线存取周期期间选择性地为所述多个字线驱动器 的每一者供电。所述解码器耦合到所述多个字线驱动器以接收存储器存取请求且解码所 述存储器存取请求以确定与所述存储器存取请求相关联的地址。所述解码器经调适以响 应于所述请求为选定字线驱动器供电，但不为所述多个字线驱动器的其它字线驱动器供 电。在特定实施例中，所述电子装置包括功率管理器，其用以响应于确定与存储器存取 请求相关联的地址而选择性地启用选定字线驱动器。在另一实施例中，所述存储器包括 多个存储器库，其中所述多个存储器库的每一者包括一对子库，所述对子库共用预解码 数据。在又一实施例中，每一字线驱动器包括高电压阈值(VT)晶体管。在再一特定实施例中，提供一种处理器可读媒体，其包含用以减少处理器的功率消 耗的处理器可读指令。所述处理器可读指令包括用以解码存储器存取请求以确定对应于 存储器的选定字线的存储器地址的指令和用以响应于确定所述存储器地址而选择性地为 与选定字线相关联的字线驱动器供电而不将功率施加到其它字线的指令。在又一特定实施例中， 一种存储器装置包括包括多个字线的存储装置、用于解码 地址输入以确定对应于所述多个字线中的选定一者的存储器地址的装置，和用于响应于 确定所述存储器地址而为所述多个字线中的所述选定一者供电但不为所述多个字线中的 其它字线供电的装置。在再一特定实施例中，所述存储器装置包括用以将所述用于解码 的装置选择性地耦合到电源端子的开关装置。在一个特定实施例中， 一种便携式装置包括显示器控制器、用以接收用户输入的输 入界面、用以接收数字信号的收发器和数字信号处理器。所述数字信号处理器耦合到所 述收发器、所述输入界面和所述显示器控制器。所述数字信号处理器包括包括多个字线 的随机存取存储器和用以解码存储器存取请求以确定与所述存储器存取请求相关联的字 线的解码器。所述数字信号处理器包括用以选择性地为所述字线供电而不将功率施加到所述多个字线中的其它字线的功率管理器。一特定说明性实施例的一个特定优点为头开关和脚开关的引入可将活动操作模式 与非活动操作模式期间通过字线驱动器的漏电流减少为常规字线驱动器的约二十分之另一特定优点为减少了存储器的总功率消耗，而未增加性能额外开销。功率消耗 的此减少提供额外的优点节约功率以用于其它过程中且/或延长电源(例如电池)的操 作寿命。在又一方面中，说明性实施例的特定优点为字线驱动器p沟道晶体管的扩散电容 大于字线电容，从而允许通过电荷共用来分布晶体管上的局部电容。此减少头开关对字线延迟的影响，从而使利用小型头开关/脚开关成为可能。在查阅整个申请案(包括以下部分图式简单说明具体实施方式和权利要求书) 后，将明白本专利技术的其它方面、优点和特征。附图说明通过参考结合附图的以下详细描述，将更容易明白本文所描述的实施例的方面和附 加优点，附图中图1为说明具有用以选择性地为存储器的字线供电但不为存储器的其它字线供电的功率管理器的结构的特定实施例的方框图2为说明包括响应于功率管理器(例如图1的功率管理器)的头开关和脚开关的 门级字线逻辑的特定实施例的逻辑图3为图3的逻辑图的一部分的展开图4为说明通过选择性地为个别字线供电来减少漏电流消耗的方法的特定实施例的 流程图5为并入存储器的便携式通信装置的总图，所述存储器中可使用图1到图4的减 少功率消耗的系统和方法；图6为并入处理器和存储器的示范性蜂窝式电话的总图，所述存储器中可使用图1 本文档来自技高网...

【技术保护点】
一种方法，其包含：　接收存取存储器装置的请求，所述存储器装置包括解码器、多个字线驱动器和多个字线，每一字线与所述多个字线驱动器中的一字线驱动器相关联；　解码所述请求以确定与所述请求相关联的地址；和　选择性地为所述多个字线驱动器中的一字线驱动器供电以存取所述存储器装置的所述地址，而不需为所述多个字线中的其它字线供电，其中所述字线驱动器与和所述地址有关的特定字线相关联。

【技术特征摘要】
【国外来华专利技术】US 2006-1-4 60/756,100;US 2006-1-6 60/756,856;US 21. 一种方法，其包含接收存取存储器装置的请求，所述存储器装置包括解码器、多个字线驱动器和多个字线，每一字线与所述多个字线驱动器中的一字线驱动器相关联；解码所述请求以确定与所述请求相关联的地址；和选择性地为所述多个字线驱动器中的一字线驱动器供电以存取所述存储器装置的所述地址，而不需为所述多个字线中的其它字线供电，其中所述字线驱动器与和所述地址有关的特定字线相关联。2. 根据权利要求1所述的方法，其中选择性地为所述字线驱动器供电包含选择性地启 用所述特定字线的头开关和脚开关中的至少一者以将所述字线驱动器耦合到电源。3. 根据权利要求2所述的方法，其中所述头开关包含p沟道晶体管且其中所述脚开关 包含n沟道晶体管。4. 根据权利要求1所述的方法，其进一步包含切断到所述存储器装置的所述多个字线驱动器的每一者的功率。5. 根据权利要求1所述的方法，其中选择性地为所述字线驱动器供电包含选择性地启 用所述字线驱动器的反相器的p沟道晶体管以使用与所述多个字线驱动器相关联的 扩散电容对局部电容充电。6. 根据权利要求5所述的方法，其中选择性地为所述字线驱动器供电包含分别从电源 电容和局部虚拟接地对头开关和脚开关充电。7. 根据权利要求1所述的方法，其中所述存储器装置包含静态随机存取存储器 (SRAM)。8. 根据权利要求1所述的方法，其中所述存储器装置包含高速缓冲存储器。9. 根据权利要求1所述的方法，其中所述存储器装置包含二级高速缓冲存储器。10. —种电子装置，其包含包括多个字线的存储器；耦合到所述存储器的多个字线驱动器，每一字线驱动器与所述存储器的所述多个 字线中的一字线相关联，其中到所述多个字线驱动器的每一者的功率在默认状态期 间是关断的，除了在字线存取周期期间之外；耦合到所述多个字线驱动器的解码器，其用以接收存储器存取请求以解码所述存 储器存取请求，以便确定与所述存储器存取请求相关联的地址，所述解码器响应于 所述存储器存取请求而为选定的字线驱动器供电，但不为所述多个字线驱动器中的 其它字线驱动器供电。11. 根据权利要求IO所述的电子装置，其中所述存储器包含高速缓冲存储器。12. 根据权利要求10所述的电子装置，其进一步包含功率管理器，以响应于确定与所 述存储器存取请求相关联的所述地址而选择性地启用所述选定的字线驱动器。13. 根据权利要求10所述的电子装置，其中所述存储器包括多个存储器库，所述多个 存储器库的每一者包括一对子库，所述对子库共用预解码数据。14. 根据权利要求IO所述的电子装置，其中每一字线驱动器包括高电压阈值(VT)晶 体管。15. 根据权利要求IO所述的电子装置，其中每一字线驱动器包含第一 与门，其包括用以接收启用信号的第一输入、用以接收时钟信号的第二 输入，和输出；第二与门，其包括用以接收预编码数据的第一输入和第二输入，和输出； 与非门，其包括功率端子、耦合到所述第一 与门的所述输出的第一输入、耦合到所述第二 与门的所述输出的第二输入，和输出；反相器，其包括功率端子、耦合到所述与非门的所述输出的输入，和耦合到所述选定字线的输出；头开关，其包括耦合到电源电压端子的第一端子、控制端子，和耦合到所述反相 器的功率端子的第二端子；和脚开关，其包括耦合到电源电压端子的第一端子、控制端子，和耦合到所述与 非门的所述功率端子的第二端子；其中所述解码器产生耦...

【专利技术属性】
技术研发人员：贝克穆罕默德，保罗巴西特，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：US[美国]