本发明专利技术涉及存储器控制器、存储器系统及用于存储器系统的控制方法。一种存储器控制器，用于在由芯片０和芯片１构成的半导体存储器部件中以交叉存取的方式且以页为单位执行用于写入数据的处理，每个所述芯片包括能够在以两种类型的页为单位的一个存储器单元中存储二位数据的大量存储器单元，该存储器控制器包括ＮＡＮＤ Ｉ／Ｆ和ＣＰＵ，其中所述ＮＡＮＤＩ／Ｆ具有半导体存储器部件，所述ＣＰＵ被配置为重复地对属于芯片０的存储器单元中的两种类型的页执行写程序，然后执行向属于芯片１的存储器单元中的写程序。
【技术实现步骤摘要】
本专利技术涉及一种用于以存储器交叉存取的方式对能够在一个存储器单 元中存储多位数据的半导体存储器部件进行存取的存储器控制器、具有该 存储器控制器的存储器系统、以及用于该存储器系统的控制方法。
技术介绍
现今，作为非易失性存储器系统的闪速存储器装置被广泛用作用于数 码相机等的外部存储装置来作为主机、用于计算才几系统等的启动存储器系 统，这是因为闪速存储器装置允许数据的重写，并且即使在断电状态下也 能够保持数据。在这种闪速存储器装置之中，NAND型闪速存储器装置被认为是可实 现大容量和低成本的非易失性存储器系统。NAND型闪速存储器使用通过 绝缘膜注入到半导体存储器部件的存储器单元的电荷聚集层中的电荷作为 数位信息，测量由电荷的量确定的晶体管的阈值电压的差异，并且读出信 息。为了实现进一步提高的容量和进一步减低的成本，已进行了对使用多 级技术来在单个存储器单元中存储两位以上的数据的NAND型闪速存储 器装置即所谓的多值闪速存储器装置(下文中也称为"多值存储器")的 大量研究和开发。例如，日本专利申请公开No.2001-93288公开了一种能够通过一个存储器单元的四个不同阈值电压来存储两位数据的存储器系 统。同时，存储器交叉存取被认为是一种用于提高存储器系统的存取速度 的技术。通过并行地同时存取多个存储器芯片，存储器交叉存取提高了数据传输速度。例如，日本专利申请公开No.2007-334863公开了 一种以交叉 方式存取两个存储器芯片的NAND型闪速存储器装置。
技术实现思路
根据本专利技术的一个方面，可以提供一种存储器控制器，其包括模块， 其^皮配置为控制与半导体存储器部件的接口 ，所述半导体存储器部件由多 个芯片构成，所述多个芯片包括能够在以N种类型的页为单位的一个存储 器单元中存储N位数据(N为大于等于2的整数)的大量存储器单元；以 及控制部件，其,皮配置为以交叉存取的方式重复地对属于所述芯片之一的 存储器单元中的所有的所述N种类型的页执行写程序，然后对属于所述芯 片中的另一芯片的存储器单元中的所有的所述N种类型的页执行写程序。根据本专利技术的另一方面，可以提供一种存储器系统，其包括半导体 存储器部件，其由多个芯片构成，所述多个芯片包括能够在以N种类型的 页为单位的一个存储器单元中存储N位数据(N为大于等于2的整数)的 大量存储器单元；以及存储器控制器，其具有控制部件，所述控制部件净皮 配置为当执行用于以交叉存取方式向所述半导体存储器部件中写数据的处 理时，重复地对属于所述芯片之一的存储器单元中的所述N种类型的页执 行写程序，然后对属于所述芯片中的另一个芯片的存储器单元中的所述N 种类型的页执行写程序。根据本专利技术的再一方面，可以提供一种用于存储器系统的控制方法， 该控制方法包括以下步骤对属于半导体存储器部件的芯片之一的存储器 单元中的N种类型的页执行写程序，所述半导体存储器部件由多个芯片构 成，所述多个芯片包括能够在以N种类型的页为单位的一个存储器单元中 存储N位数据(N为大于等于2的整数)的大量存储器单元；以及进一步对属于所述芯片中的另一个芯片的所述存储器单元之一的存储器单元中的所述N种类型的页执行写程序。 附图说明图1示出根据第一实施例的存储器系统的配置；图2是用于示例在多值存储器中写入的数据与阈值电压之间的关系的图3是用于示例在已知的存储器系统中以存储器交叉存取的方式执行 写处理的图4是在已知的存储器系统中以存储器交叉存取的方式执行写程序的 时序图5是用于示例以存储器交叉存取的方式由第一实施例的存储器控制 器执行写处理的图6是在以存储器交叉存取的方式由笫一实施例的存储器控制器写入 时的时序图7示出根据笫二实施例的存储器系统的配置；以及 图8是用于示例由第二实施例的存储器控制器以存储器交叉存取的方 式执行写处理的图。具体实施方式 第一实施例下文中，将参考附图描述根据本专利技术第一实施例的存储器系统l。 如图1所示，存储器系统1包括半导体存储器部件(下文中也称为"存 储器部件")20和存储器控制器2，其中半导体存储器部件20被配置为存 储所连接的主机3的数据，存储器控制器2被配置为控制用于向存储器部 件20写入数据的程序。存储器部件20具有两个芯片，即芯片0 (21)和 芯片1 (22)。芯片21和22各具有能够在NAND型闪速存储器的一个存 储器单元中存储N位数据(N为大于等于2的整数)的大量存储器单元。存储器控制器2包括用于总体控制的CPU 14、被配置为控制与主机3 的接口的作为模块的HOST I/F (15 )、被配置为控制与存储器部件的接口 的作为模块的NANDI/F (19)、时钟控制模块(CLCK) 11、复位控制模 块(RSTC) 12、总线控制模块(BUSC) 13、纠错码(ECC) 17、緩冲存 储器(Buffer) 18、以及既用作存储器控制模块也用作RAM的MEMMOD 16。通过存储器数据总线23、选择信号线25和就绪/忙信号线26，存储器 控制器2被连接到存储器部件20的芯片0( 21)。通过存储器数据总线24、 选择信号线27和就绪/忙信号线28，存储器控制器2还被连接到存储器部 件20的芯片1 (22)。因此，存储器控制器2支持存储器交叉存取，以对 芯片0 (21)和芯片1 (22)并行同时存取，换句话说，对这些芯片并行编 程。这里，在基于存储器交叉存取方式的存储器系统l中，选择信号线25 和27对于CPU 14是重要的，以分别向芯片0和芯片1发送选择信号(芯 片使能信号)。类似地，CPU14所使用的用于监控各芯片是出于就绪状态 还是忙状态的就绪/忙信号线26和28对于存储器系统1是重要的。虽然图l示出了使用其各自的存储器数据总线23和24将两个芯片21 和22连接到NAND I/F (19)，但可以使用共用数据总线连接这些芯片。下面，使用图2描述在多值存储器中写入的数据与阈值电压之间的关 系。图2示例出在多值存储器中写入的数据与阈值电压之间的关系，其中 水平轴代表阈值电压Vt，垂直轴代表存储器单元的发生频率。在图2所示 的存储器单元中，二位数据对应于四种状态，即"0" 、 'T， 、 "2"和"3", 并且该图示出了其中以存储器单元的阈值电压的升序限定状态的实例。数 据(XY)表示第一页的数据为(Y)且第二页的数据为(X)。也就是说， 状态"0"对应于数据(11)，状态"1"对应于数据(10)，状态"2"对 应于数据(00)，状态"3"对应于数据(01)。在其中未存储数据的擦除 状态中，存储器单元处于状态"0"。为了在存储器系统1中在一个存储器单元中写入二位数据，将要存储 的数据分成第一页数据和第二页数据，该第一页数据和第二页数据是写入的单位，并且在单个单元中顺序写入该第一页数据和第二页数据。换句话说，CPU14首先执行第一页写程序，然后执行第二页写程序，使得该存储 器单元的阈值电压移动为较高电平。下文中，第一页也可被称为"较低页"， 而第二页可4皮称为"较高页"。当向较低或较高页写入的数据为'T，时，随着写程序的执行，存储器 单元的阈值电压不变。然而，当向较低或较高页写入的数据为"0"时，随 着写程序的执行，存储器单元的阔值电压改变。下文中，将使用图2更详细描述通过C本文档来自技高网...
【技术保护点】
一种存储器控制器，包括： 模块，其被配置为控制与半导体存储器部件的接口，所述半导体存储器部件由多个芯片构成，所述多个芯片包括能够在以Ｎ种类型的页为单位的一个存储器单元中存储Ｎ位数据（Ｎ为大于等于２的整数）的大量存储器单元；以及 控制部件，其被配置为以交叉存取的方式重复地对属于所述芯片中的一个芯片的存储器单元中的所有的所述Ｎ种类型的页执行写程序，然后对属于所述芯片中的另一个芯片的存储器单元中的所有的所述Ｎ种类型的页执行写程序。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：白石敦，北爪敏彦，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。