一种非挥发性存储器以及其制造、编程和读取方法技术

本发明专利技术提供了一种浮栅结构的非挥发性存储器，其中的存储单元包括：源极、漏极和浮栅；所述浮栅和漏极之间的耦合电容大于所述浮栅和源极之间的耦合电容；所述源极与位线相连，所述漏极与字线相连。本发明专利技术还提供了一种浮栅结构的非挥发性存储器的制造方法，包括：形成基材，所述基材包括衬底；在所述衬底的上部形成离子注入区；形成源漏对称管；所述源漏对称管的漏极位于所述离子注入区内，所述离子注入区的一部分位于所述源漏对称管的浮栅的下方，与浮栅部分重叠。本发明专利技术既不需要额外形成控制栅，也不需要形成选通管，即实际上本发明专利技术的存储单元只包含一个管子，其面积较小，符合现代半导体器件的发展需求。

【技术实现步骤摘要】

本专利技术涉及半导体存储器
，特别是涉及一种具有浮栅结构的非挥发性存 储器，以及其制造、编程和读取方法。
技术介绍
随着集成密度的提高，越来越多的功能模块被集成到一个芯片中， SOC (system-on-chip)的概念得到集成电路设计者的广泛认同。目前，SOC已经成为 ASIC芯片中的主流设计方法。SOC中通常含有处理器，存储器，接口，总线控制等模块，其 中存储器是SOC中必不可少的模块。存储器根据掉电后数据是否丢失可分为非挥发性 (Non-Volatile)存储器和挥发性存储器。在SOC中一般需要非挥发性存储器来存储程序信 息和配置信息，以保证在掉电后这些数据不会丢失。非挥发性存储器是指即使电源供应中 断，存储器所储存的资料也不会消失，重新供电后，仍能够读取存储资料的存储器。目前，主要存在两类非挥发性存储器，一种是具有浮栅结构的非挥发存储器，参照 图Ia和图lb，其浮栅结构包括控制栅和浮栅，主要是利用控制栅和浮栅之间的耦合电容， 其原理与堆叠栅结构的非挥发存储单元是非常相似的。但是上述方案存在较大的工艺缺陷，如果采用特殊工艺实现，参照图Ia的结构示 意图，上述方案需要进行的双层POLY(多晶硅栅)工艺，一层是控制栅CG，一层是浮栅re， 其主要的缺陷是在生产工艺中增加了光刻工序，增加存储器的制造复杂性，同时由于特殊 工艺的采用还可能带来可靠性的问题。如果基于逻辑工艺来制作，参照图lb，其虽然在工艺工序上没有增加难度，但是对 于逻辑工艺，则控制栅CG和浮栅re之间的耦合电容必须是额外制作的一个电容器，由于额 外栅电容的存在，导致版图结构不紧凑，使得这种结构的非挥发存储器单元的面积较大，另 外编程擦除时所需的电压很高，不利于在逻辑工艺中实现。目前还有一种非挥发性存储器，参照图lc，是一种基于逻辑工艺的2T(2晶体管) 结构的非挥发存储器单元结构，其中一个管子作为选通管，另外一个浮栅的管子作为存储 单元，这种结构的存储单元具有版图结构简单，编程电压低等优点，然而，由于存在两个管 子，存储单元的面积也比较大，另外由于编程时浮栅的电位取决于寄生电容之间的比值，难 于控制，编程的效率也不高。总之，目前需要本领域技术人员迫切解决的一个技术问题就是如何能够在基于 逻辑工艺的情况下，制作面积较小的非挥发性存储器。
技术实现思路
本专利技术所要解决的技术问题是提供一种非挥发性存储器，其具有单位面积小，与 逻辑工艺兼容，编程速度快，编程效率高等优点。相应的，本专利技术还提供了一种针对上述非挥发性存储器的制造方法、以及非挥发 性存储器的编程方法和读取方法。为了解决上述问题，本专利技术公开了一种浮栅结构的非挥发性存储器，其中的存储 单元包括源极、漏极和浮栅；所述浮栅和漏极之间的耦合电容大于所述浮栅和源极之间 的耦合电容；所述源极与位线相连，所述漏极与字线相连。优选的，所述漏极包括离子注入区，以及位于所述离子注入区中、与源极重掺杂区 相对称的漏极重掺杂区；所述漏极的离子注入区部分的延伸至所述浮栅的下方，形成部分 重叠；所述漏极的重掺杂区与字线相连。优选的，所述漏极被相邻的两个存储单元所共用；所述共用漏极的两个相邻的存储单元共用一条字线。优选的，所述源极重掺杂区为N型重掺杂区，漏极重掺杂区为N型重掺杂区。优选的，所述漏极的离子注入区为N阱。依据本专利技术的另一实施例，还公开了一种浮栅结构的非挥发性存储器的制造方 法，包括形成基材，所述基材包括衬底；在所述衬底的上部形成离子注入区；形成源漏对 称管；所述源漏对称管的漏极位于所述离子注入区内，所述离子注入区的一部分位于所述 源漏对称管的浮栅的下方，与浮栅部分重叠。优选的，所述制造方法还可以包括将所述源漏对称管的源极与位线相连，所述源 漏对称管的漏极与字线相连。优选的，在所述制造过程中，在所述离子注入区的两侧分别形成两个源漏对称管， 所述两个源漏对称管共用一个漏极。优选的，所述源漏对称管为标准N型管。优选的，所述离子注入区为N阱。依据本专利技术的另一实施例，还公开了一种浮栅结构的非挥发性存储器的编程读取 方法，其中的非挥发性存储器包括源极、漏极和浮栅；所述浮栅和漏极之间的耦合电容大于 所述浮栅和源极之间的耦合电容；所述源极与位线相连，所述漏极与字线相连；所述编程读取方法包括在所述位线上施加接地电压，在所述字线上施加编程电 压或者读取电压。优选的，所述非挥发性存储器的漏极包括离子注入区，以及位于所述离子注入区 中、与源极重掺杂区相对称的漏极重掺杂区；所述漏极的离子注入区部分的延伸至所述浮 栅的下方，形成部分重叠；所述漏极的重掺杂区与字线相连。优选的，所述漏极被相邻的两个存储单元所共用；所述共用漏极的两个相邻的存储单元共用一条字线。优选的，所述源极重掺杂区为N型重掺杂区，漏极重掺杂区为N型重掺杂区；所述 漏极的离子注入区为N阱。与现有技术相比，本专利技术具有以下优点应用本专利技术的非挥发性存储器，其存储单元能够完全基于逻辑工艺实现，不需要 增加额外的特殊工艺，不会增加工艺工序的复杂度。其次，本专利技术存储单元的结构非常简 单，漏极比较大，有一部分与浮栅重合，栅极为置于绝缘层的浮栅，整个存储单元可以等效 为具有额外栅电容的浮栅晶体管结构。总之，本专利技术既不需要额外形成控制栅，也不需要形 成选通管，即实际上本专利技术的存储单元只包含一个管子，其面积较小，符合现代半导体器件 的发展需求。5另外，由于本专利技术的漏极比较大，有一部分与浮栅重合，因此栅漏耦合效率比现有存储单元的高；从而浮栅上的耦合电压比较高，有利于编程时的热电子注入，可以在一定程 度上提高编程效率；并且，在读取时检测是否有沟道电流来判断存储状态即可，简单方便。附图说明图Ia和图Ib是现有技术一种非挥发存储器的结构示意图；图Ic是现有技术另一种非挥发存储器的结构示意图；图2是现有浮栅结构晶体管的一个示意图；图3是本专利技术一种浮栅结构的非挥发性存储器的示意图；图4是本专利技术的另一个非挥发性存储器的优选实施例的示意图；图5是本专利技术的又一个非挥发性存储器的优选实施例的示意图；图6是本专利技术一种浮栅结构的非挥发性存储器的制造方法流程示意图；图7是本专利技术一个存储阵列的布局示意图；图8是本专利技术一个存储阵列的局部俯视图；图9是本专利技术另一个存储阵列的布局示意图；图10是本专利技术另一个存储阵列的局部俯视图。具体实施例方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实 施方式对本专利技术作进一步详细的说明。为了能对现有技术进行改进，本申请的专利技术人对现有技术进行了仔细研究，参照 图2，是现有浮栅结构晶体管的一个示意图，其包括衬底201、源极202、漏极203以及浮栅 204，以及上述结构之间形成的各个耦合电容CD、CF、CB、CS。对该结构进行仔细分析，可以得 知 电容的耦合效率α D = Cd/ (Cd+Cs+Cf+Cb)，浮栅TO上的电压大小部分的取决于该电 容耦合效率，如下Vfg =aF^F+ OCb ^b +as§^s+aD§^D+^-其中，α D、α F、α Β、α s分别为各个耦合电容CD、CF、CB、CS的耦合效率；CT为各个耦 合电容cD、cF、cB、cs的总和。从上式也可以看出，浮栅上的耦合电压不但取决于漏极电容的耦合效率aD，还取 决于浮栅上捕获的本文档来自技高网...

【技术保护点】
一种浮栅结构的非挥发性存储器，其特征在于，其中的存储单元包括：源极、漏极和浮栅；所述浮栅和漏极之间的耦合电容大于所述浮栅和源极之间的耦合电容；所述源极与位线相连，所述漏极与字线相连。

【技术特征摘要】

【专利技术属性】
技术研发人员：苏如伟，
申请(专利权)人：北京芯技佳易微电子科技有限公司，
类型：发明
国别省市：11[中国|北京]