半导体器件制造技术

本发明专利技术提供一种半导体器件。该半导体器件包括：导电部，所述导电部形成在半导体芯片上；以及凸块电极，所述凸块电极直接或间接形成在导电部上。导电部包括狭缝部，所述狭缝部具有的厚度比导电部的其它部分更薄。凸块电极在狭缝部上方具有与狭缝部相对应的凹陷部。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件及其制造方法，更具体而言，涉及一种具有凸块电极结构的半导体器件及其制造方法。
技术介绍
近年来，半导体器件的结合焊盘部已经变得越来越窄并且越来越小。另一方面，结 合焊盘的数目已经增加。随着这些改变，当对凸块电极的表面执行芯片测试时，更频繁地出 现探测卡针的偏移现象。当出现探测卡针的偏移现象时，在某些情况下，针时常与除了凸块 电极之外的图案相接触。结果，半导体器件的表面出现损伤，从而导致产品故障。 图1是传统半导体器件的焊盘结构的截面图。凸块电极7的面上的Al层结合焊 盘1的表面是平坦的，并且因此凸块电极7的表面也几乎是平坦的。在位于Al层结合焊盘 1的左端和右端的凸块电极7的表面上，实际存在小的阶梯。然而，这些阶梯之间的距离大 致为数十微米，并且因此凸块电极7的表面的形状不陡峭并且基本上是平坦的。由此带来 的结果是，当探测卡针出现偏移时，针滑离凸块电极7并且因此从其偏移，并且与除了凸块 电极7之外的图案的一部分相接触，使得图案受损。 结合以上说明，日本专利申请公布(JP 2003-347351A :第一传统示例)公开了 与半导体器件相关的专利技术。第一传统示例的半导体器件包括半导体衬底、布线层、突出层 (projected layer)和导电层。这里，半导体衬底具有半导体元件部。布线层形成在半导体 衬底的主表面上。在预定的焊盘区域上，设置有在布线层上选择性地形成的至少一个突出 层。导电层覆盖焊盘区中突出层的暴露表面和布线层的暴露表面的不平坦表面。
技术实现思路
本专利技术的目的在于在凸块电极上设置不平坦部，以防止探测卡针的偏移。在本专利技术的一个方面，一种半导体器件包括导电部，所述导电部形成在半导体芯片上；以及凸块电极，所述凸块电极直接或间接形成在导电部上。导电部包括狭缝部，所述狭缝部具有的厚度比导电部中的其它部分更薄。凸块电极在狭缝部上方具有与狭缝部相对应的凹陷部。 在本专利技术的另一个方面，一种制造半导体器件的方法包括在半导体芯片上形成导电部，所述导电部包括狭缝部，所述狭缝部具有的厚度比导电部的其它部分更薄；以及在导电部上形成凸块电极，使得在狭缝部上方形成与狭缝部相对应的凹陷部。 在凸块电极7的表面上形成不平坦部。凸块电极7的表面上的凹陷部可以防止探测卡针的偏移。在本专利技术中，狭缝部2被事先设置在Al层结合焊盘1中，并且HDP (高密度等离子体)层间绝缘膜4和SiON膜5或SiN膜5形成在Al层结合焊盘上，并且凸块电极7进一步形成在Al层结合焊盘上。这时，在狭缝部2上方的每一层处都形成了不平坦部。附图说明 图1是根据传统技术的半导体器件的焊盘结构的截面图； 图2是根据传统技术的Al层结合焊盘的平面图； 图3是根据传统技术在HDP层间氧化物膜上形成HDP层间绝缘层并且形成SiON 膜或SiN膜之后的焊盘结构的截面图； 图4是根据传统技术在形成覆盖开口 6之后的焊盘结构的截面图； 图5是根据本专利技术的第一实施例的半导体器件的Al层结合焊盘1的平面图； 图6是在形成HDP层间绝缘层和SiON膜或SiN膜之后的根据本专利技术第一实施例 的半导体器件的截面图； 图7是在形成覆盖开口之后的根据本专利技术第一实施例的半导体器件的截面图； 图8是在形成凸块电极之后的根据本专利技术第一实施例的半导体器件的截面图； 图9是根据本专利技术第二实施例的半导体器件的Al层结合焊盘的示例的平面图； 图IO是根据本专利技术第二实施例的半导体器件的AI层结合焊盘的另一个示例的平 面图； 图11是根据本专利技术第二实施例的半导体器件的截面图； 图12是根据本专利技术第三实施例的Al层结合焊盘的平面图； 图13是根据本专利技术第三实施例的半导体器件的截面图；以及 图14是根据本专利技术第四实施例的多个Al层结合焊盘的平面图。具体实施例方式下文中，将参照附图来描述根据本专利技术的半导体器件。 这里，在说明根据本专利技术第一实施例的半导体之前，将描述制造半导体器件的传 统方法。 图2是传统方法中的A1层结合焊盘1的平面图。Al层结合焊盘l具有平坦表面。 图3是传统方法中的焊盘结构的截面图。在Al层结合焊盘l上形成高密度等离子体(HDP) 层间绝缘膜4，并且在HDP层间绝缘膜4上形成SiON膜5或SiN膜5。图4是传统技术中 的在形成覆盖开口 6之后的焊盘结构的截面图。为了形成覆盖开口 6 ，通过覆盖PR (光致抗 蚀剂)步骤，蚀刻Al层结合焊盘1上的HDP层间绝缘膜4和HDP层间绝缘膜4上的SiON 膜5或SiN膜5。在形成覆盖开口 6之后，在Al层结合焊盘1上形成凸块电极7，由此提供 了上述图1所示的结果。即，在凸块电极7下面的Al层结合焊盘1的表面是平坦的，并且 因此凸块电极7的表面也几乎是平坦的。在Al层结合焊盘1的左端和右端，凸块电极7的 表面上都呈现小的阶梯部。然而，这两个阶梯部之间的距离大致是数十微米，并且凸块电极 7的表面是平滑的，并且基本上是平坦的，使得探测卡针容易滑动。 图5是根据本专利技术第一实施例的半导体器件的Al层结合焊盘1的平面图。应该 注意的是，A1层结合焊盘1可以是由除了铝之外的材料形成的导电部。Al层结合焊盘1设 置有狭缝部2。应该注意的是，虽然狭缝部2不是必须穿透A1层结合焊盘l，但是在该示例 中，狭缝部2在Al层结合焊盘1的厚度方向上穿透Al层结合焊盘1 。 S卩，狭缝部2可以是 距离A1层结合焊盘1的表面具有足够深度的凹陷部。此外，狭缝部2的形状不限于矩形，并且可以自由设计，只要使狭缝部2位于A1层结合焊盘1的区域内部即可。为了形成A1 层结合焊盘l，可以从最开始形成除了狭缝部2之外的部分。可替选地，在形成了包括狭缝 部2的整个区域之后，可以去除狭缝部2。 图6是在Al层结合焊盘1上形成HDP层间绝缘膜4、并随后在HDP层间绝缘膜4 上形成SiON膜5或SiN膜5之后的根据本专利技术第一实施例的半导体器件的截面图。在狭 缝部2上方的HDP层间绝缘膜4和SiON膜5或SiN膜5的表面上形成与狭缝部2的形状 相对应的不平坦部。 应该注意的是，A1层结合焊盘1和HDP层间绝缘膜4可以不必直接彼此接触。例 如，在Al层结合焊盘1和HDP层间绝缘膜4之间可以存在另一个组件。类似地，HDP层间 绝缘膜4和SiON膜5或SiN膜5可以不必彼此直接接触。在HDP层间绝缘膜4与SiON膜 5或SiN膜5之间可以存在另一个组件。 图7是在形成覆盖开口 6之后的根据本专利技术第一实施例的半导体器件的截面图。 为了形成覆盖开口 6，通过覆盖PR步骤，蚀刻Al层结合焊盘1上的HDP层间绝缘膜4以及 HDP层间绝缘膜4上的SiON膜5或SiN膜5。形成覆盖开口 6的方法不限于蚀刻。覆盖开 口 6可以通过另一种方法形成。在这种情况下，优选地，覆盖开口 6不在狭缝部2上方延伸。 图8是在形成凸块电极7之后的根据本专利技术第一实施例的半导体器件的截面图。 凸块电极7的表面形状具有示出下层形状的不平坦部。S卩，在狭缝部2上方的凸块电极7 的表面上形成与狭缝部2的形状相对应的不平坦部。优选地，狭缝部2的宽度大致为几微 米。应该注意的是，可以根据狭缝部2的宽度、A1层结合焊盘1的宽度、凸块电极7的宽度 等，调节凸块电极7的表面上的不平坦部。本文档来自技高网...

【技术保护点】
一种半导体器件，包括：导电部，所述导电部形成在所述半导体芯片上；以及凸块电极，所述凸块电极直接或间接形成在所述导电部上，其中，所述导电部包括：狭缝部，所述狭缝部具有比所述导电部的其它部分更薄的厚度，其中，所述凸块电极在所述狭缝部上方具有与所述狭缝部相对应的凹陷部。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：白木诚一，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]