本发明专利技术主要揭示一种电路板组装结构，包含：一印刷电路板，具有于一表面上的一防焊层，上述防焊层具有多个宽Ｗ、以间距Ｐ排列的开口，暴露出至少一第一焊垫与排列在上述第一焊垫的外侧的多个第二焊垫；至少一电性连接于上述第一焊垫上、最大宽度为Ｊ１的第一焊料接合物；分别电性连接于上述第二焊垫上、最大宽度为Ｊ２的多个第二焊料接合物，且Ｊ１＜Ｊ２；以及一电子元件，具有多个排列方式与上述开口大体相同的第三焊垫，分别电性连接于上述第一焊料接合物与上述第二焊料接合物。
【技术实现步骤摘要】
本专利技术有关一种电路板组装方法、结构及用以组装上述结构的工装用具。
技术介绍
随着市场上对电子产品要轻、薄、短、小的需求，在半导体芯片的设计上，在有限面积的半导体基板，放入更多的电子元件；此举即使得半导体芯片及/或其封装体对外的接点的分布密度增加、间距变小。特别是对接点间距较小(例如在0.5mm(含)以下)、以BGA封装的半导体封装体而言，将其组装于电路板时，上述半导体封装体与电路板对准的困难度特别大；虽然以BGA封装的半导体封装体的焊料(solder)球状接点(业界通称「锡球(solder ball)」)具有可自行对准并导正的特性，在组装时可容许较大的偏差量，但是可容许的偏差范围随着上述球状接点间距的减少而递减；特别在上述球状接点间距的减少至例如0.5mm(含)以下时，在上述半导体封装体与电路板容易发生对准不佳。而经过回焊的步骤后，容易发生焊料接合物(solder joint)开路及/或短路的问题，使得上述电路板必须重做(rework)或报废，对制作工序良率及成本皆造成不良影响；即使幸运地未发生上述焊料接合物开路与短路的问题，上述焊料接合物的品质也有可能会受到影响，实际接合的面积缩减而无法呈现理想的灯笼状，特别是愈外侧的焊料接合物，其对准时的偏差量较大，而使其接合品质所受到的影响也愈大，同时组装后的电子产品在运输、储存、与使用时，愈外侧的焊料接合物所受到的外部应力也较大，因而加速外侧的焊料接合物的疲劳断裂，而对所组装的电子产品的可靠度造成不良影响。图1A显示一印刷电路板100的俯视图。印刷电路板100具有一防焊层(solder mask)105于其一表面上，防焊层105具有多个宽W、以间距(pitch)P排列的开口102，暴露出多个位于内部区域的焊垫103与多个位于外部区域的焊垫104，其中W＜P，且间距P系为相邻二开口102的几何中心点的距离。其中，焊垫104系排列在焊垫103的外侧，图1A中焊垫103系排列成一行；而焊垫104系排列于焊垫103的两外侧，为不连续的两个单行。焊垫103与104可以为SMD(solder mask define)型焊垫、NSMD(non-solder mask define)型焊垫、SMD-NSMD混合型焊垫、或其他型式的焊垫。以封闭的虚线106框起的范围系为后续将一电子元件组装于印刷电路板100时，此电子元件的预定位置。请参考图1B，为一俯视图，系显示习知的工装用具150，可适用于以模板印刷法(stencil printing)将一具有焊料(例如为锡铅合金、含铅的锡基合金、或不含铅的锡基合金)及/或助焊剂的膏状物(业界俗称「锡膏」，以下亦称的)形成于印刷电路板100。工装用具150系具有一既定厚度的金属板，具有多个开口151，此等开口151概略依照印刷电路板100的焊垫排列方式设置。然而，在使用工装用具150将锡膏形成于电路板100表面时，可能会出现各点锡膏附着量略有差异的状况。当锡膏与半导体封装体的焊料球状接点融合时，所形成的焊料接合物体积也因此产生差异。图2A系显示上述差异的一种状况，某一点的焊料接合物体积特别大，此时相邻的焊料接合物之间非常容易因相互接触而发生桥接。图2B则系显示上述差异的另一种状况，位于外侧的焊料接合物体积较小，此时发生空焊的机率便会偏高，而无法有效构成两相对焊垫之间的电性连结；而即使形成有效的焊料接合物，其实际接合面积过小，因为外侧的接点较常承受外力作用，可能会发生接合强度不足而对电路板组装结构1′与1″的可靠度造成不良影响。
技术实现思路
有鉴于此，本专利技术的主要目的系提供一种电路板组装方法与结构，在组装时可容许更大的偏差量，亦可以补强外侧的焊料接合物的强度，以提升制程良率、降低制程成本、并增加产品可靠度。本专利技术的另一目的提供一种工装用具，适用于将一至少具有一焊料及/或一助焊剂的膏状物形成于一电路板上，从而制造上述本专利技术的电路板组装结构，以提升制程良率、降低制程成本、并增加产品可靠度。为达成本专利技术的上述目的，本专利技术系提供一种电路板组装结构，包含一印刷电路板，具有一防焊层于一表面上，上述防焊层具有多个宽W、以间距(pitch)P排列的开口，暴露出至少一第一焊垫与多个第二焊垫，其中第二焊垫系排列在第一焊垫的外侧；至少一第一焊料接合物(solder joint)电性连接于上述第一焊垫上，上述第一焊料接合物具有一最大宽度J1；多个第二焊料接合物分别电性连接于上述第二焊垫上，上述第二焊料接合物分别具有一最大宽度J2，且J1＜J2；以及一电子元件，具有多个排列方式与上述开口大体相同的第三焊垫，分别电性连接于上述第一焊料接合物与上述第二焊料接合物。本专利技术系又提供一种工装用具，适用于将一至少具有一焊料及/或一助焊剂的膏状物形成于一电路板上，包含一具有既定厚度的金属板，依照上述印刷电路板的焊垫排列方式，设置有至少一第一开口与多个第二开口，其中上述第二开口的面积大于上述第一开口的面积，且上述第二开口系排列于上述第一开口的外侧。为进一步说明本专利技术的上述目的、结构特点和效果，以下将结合附图对本专利技术进行详细的描述。附图说明图1A为一印刷电路板的俯视图。图1B为一已有的工装用具的俯视图。图2A为一剖面图，显示已有的电路板组装结构′因某一点的焊料接合物体积特别大而使相邻的焊料接合物之间非常容易因相互接触而发生桥接的问题。图2B为一剖面图，显示已有的电路板组装结构′位于外侧的焊料接合物体积较小，此时发生空焊的机率便会偏高，而无法有效构成两相对焊垫之间的电性连结的问题。图3为一本专利技术的电路板组装结构的剖面图。图4为显示工装用具上可能的开口形状的示意图。图5A为显示本专利技术所采用的工装用具的一实施例的俯视图。图5B为一示意图，显示位于图5A的左上角的第三开口与相对应的焊垫的位置关系。图6为一剖面图，显示本专利技术的电路板组装结构的组装过程中，工装用具与印刷电路板对准的步骤。图7为一剖面图，显示本专利技术的电路板组装结构的组装过程中，形成锡膏于印刷电路板上的步骤。图8为一俯视图，显示本专利技术的电路板组装结构在组装过程中所具有的优点。图9为图8中沿AA线的剖面图。图10A为一剖面图，显示本专利技术的第二焊料接合物在回焊过程时的状态。图10B为一剖面图，显示本专利技术的第一焊料接合物在回焊过程时的状态。图11为一俯视图，显示本专利技术第二实施例所使用的印刷电路板。图12为一俯视图，显示本专利技术第二实施例所使用的工装用具。图13为一剖面图，显示本专利技术第二实施例的电路板组装结构。图14A为一显微镜照片，显示为图13标示为(C)的焊料接合物。图14B为一显微镜照片，显示为图13标示为(D)的焊料接合物。图15是显示当回焊时电子元件所受的应力分布示意图。具体实施例方式请参考图3，本专利技术所提供的电路板组装结构1包含一电路板100，具有一防焊层105于一表面上，上述防焊层具有多个宽W、以间距(pitch)P排列的开口102，暴露出第一焊垫103与多个第二焊垫104，其中第二焊垫104排列在第一焊垫104的外侧；至少一第一焊料接合物(solder joint)61电性连接于上述第一焊垫103上，上述第一焊料接合物61具有一最大宽度J1；多个第二焊料接合物62分别电性连接于上述第二焊垫104上，上述第二焊料接本文档来自技高网...
【技术保护点】
一种电路板组装结构，包含：一电路板，具有一于一表面上的防焊层，该防焊层具有多个开口，暴露出至少一第一焊垫与多个第二焊垫，且所述第二焊垫排列在该第一焊垫的外侧；至少一电性连接于该第一焊垫上的第一焊料接合物，该第一焊料接合物具有 最大宽度Ｊ１；多个分别电性连接于所述第二焊垫上的第二焊料接合物，所述第二焊料接合物分别具有最大宽度Ｊ２，且Ｊ１＜Ｊ２；以及一电子元件，具有多个排列方式与所述开口相同的第三焊垫，所述第三焊垫分别电性连接于该第一焊料接合物或所述 第二焊料接合物。
【技术特征摘要】
【专利技术属性】
技术研发人员：潘俊杰，
申请(专利权)人：纬创资通股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。