可叠置电路板层的制造方法技术

一种用于制造具有精细间距的图形的多层印刷电路板的方法和装置，该电路板包含各层可叠装的电路板层，该板层设置有电源配置、信号配置和电容去耦合构造。利用一金属芯片、使芯片形成图形，选择性地将芯片包封在绝缘层之中，选择性地淀积金属以形成通道，接插件和信号线条，以及在各通道和接插件上利用金属接合形成枝状结构，以便从电路板层的板面的上方和下方进行可叠装的连接。（*该技术在2015年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术一般来说涉及电路板结构。本专利技术还涉及电路板的制造和使用，该电路板通过叠置的互相连接方式层叠。具体说来，本专利技术涉及可叠置的电路板层的有效制造和使用，以及这种电路板层连同带有电容结构的电路板层的使用。具有精细间距图形的多层印刷电路板常用于在复杂的电子装置，包括但不局限于计算机系统中，将集成电路器件相互连接。当通过常规的钻孔和电镀各通道(包括使用隐蔽的通道或接插件)的实践方式来实现相互连接时，因在各电路板的不同层中按常规方式使用的铜制图形的间距很低，层对层的相互连接更复杂。在这种多层电路板中，一般是使用铜制平片作为接地通道、作为电源供电通道，以及作为各信号线条层之间的屏蔽。通常集成电路封装件具有去耦合电容，其安装在印刷电路板表面上，直接临近它们的电源供电接线端，以便降低噪声。制造多层印刷电路板的困难在于，直接连接集成电路晶片时需要精细布线间距，例如采用倒装技术就存在困难，导致采用高密度的电路板或基板，如在美国专利5146674号所介绍的，其主题结合本文可供参考。这个专利的技术特征包括由导电平片形成各单个层，完成多层电路板的结构。在贯通该片的绝缘孔中形成各通道和接插件。在绝缘层上淀积的导电层中形成信号线条图形，该绝缘层形成在金属芯片上。在通过对准加压，配对安装顺序的各层的过程中，经过各图形通道和接插件来实现竖直相互连接。需指明，通道和接插件具有相似的竖直相互连接的功能，术语“通道”在下文的使用是试图将两种结构形式都包含。各通道之间的可靠连接是利用在各通道的端部形成的枝状结构而实现的。当对准的各层受压时，该枝状结构与另一层通道中对应的枝状结构整体上接触。这种枝状结构的制造和使用介绍在美国专利5137461号上，其主题结合本文可供参考。这种竖直连接的电路板结构的使用的进一步完善介绍在美国专利5363275号上，其主题结合本文可供参考。本专利技术重点集中在多层的选择性的分层结构，以便将高密度的倒装器件相互连接，以及提供基本上柔性的接线方式，用于这种板层的成组相互连接，可以为模件化组成的计算机系统所采用。包含多层相互连接系统的各单个板层的可层叠的电路板的制造在上述美国专利5146674号和5363275号中查到，根据在5146674中所述的方法形成各单个的板层。该方法尽管是可行的，然而其复杂，因此费用高。随着数字系统时钟速率的增加和集成电路晶片I/O线条数量的增加，在集成电路各线端处的电源供电的电容去耦合问题变得越来越重要。由于众多的原因，现有技术关于邻近集成电路封装件安装去耦合电容器的实践方式并不理想。首先，采用这些电容器需要额外的组装操作。此外，相对于同期的集成电路器件该电容器是较大的。最后，由于电容器是表面安装的器件，接地和电源供电的连接部分必然经过在电容器引线处的表面，导致在该去耦合通道中引入电阻和电感。尽管可以将电容结构包含到集成电路晶片中，很难证明这种技术方案，在硅面积方面的成本和可能得到的电容的数值是合算的。因此，需要一种适于制作先进的可层叠电路板结构的各单层的方法。一方面，本专利技术涉及一种可叠置电路板的制造方法，其包含如下步骤形成贯通金属片的孔，在金属片上形成第一绝缘层，在第一和第二位置形成贯通第一绝缘层的第一和第二孔，在第一和第二位置有选择地淀积金属，从而在第一位置淀积金属形成一通道，其径第一绝缘层与金属片电气绝缘，在第二位置处淀积金属形成一通道，其电连接到金属片，并且在通道的端部形成枝状结构。各板层叠置，通过通道端部的枝状结构电连接。得到的多层板具有分层结构，最好包括电容器层、接地板、储能板和信号线。通道可以表面安装器件(如球网格阵列倒装器件)的精细间距图形中制作。附图说明图1—10描述在制造一电路板层的过程中以示意横断面方式表示的各个阶段，该电路板层具有一储能极板和信号线条。图11和12描述以示意横断面方式表示的两个储能极板的电路板各层的装配和分层连接。图13—20以示意横断面方式描述在形成电路板电容器结构的各个不同阶段。图21以示意横断面方式描述两个电路板电容器各层的层间的相互连接。图22以示意横断面方式描述具有4层层叠的电路板结构的使用，以便将接地点、电源和信号传输到采用倒装方式的电子元件上，其复合结构包含信号层、电源供电层和电容层，通过顺序的通道和接插件结构进行相互连接。本专利技术的优选实施例包含很多方面。其首先涉及到以导体为核心的电路板层的结构和制造。其次涉及以电容为核心的电路板结构和有效的装配。最后其涉及到一种层叠式的多层电路板结构，其具有信号、电源供电和电容器各层，它们有效地集合成一个组合件，适合于将安装各种元件(例如倒装器件之类)的具有精细间距的表面连接起来。首先通过参照导体式芯层、然后参照电容式芯层，最后参照多层叠放的组合电路板介绍本专利技术。如图1所示利用大约0.025毫米厚的铜—镍铁合金—铜(CIC)的芯片1开始制造。虽然不是最理想，该金属芯片可以由纯铜、铬、镍铁合金、钼或铜—钼—铜构成。该芯片可采用光刻法形成图形的掩膜2涂覆，以便利用腐蚀剂如氧化铜和盐酸形成曝露区3。图2表示区域3经腐蚀的CIC层，图中示有的孔4最好是圆形的，延伸通过CIC片。形成图形的CIC片然后在两侧涂以相对厚的、可光成像的聚合物例如环氧树脂或聚酰亚氨的绝缘层6，如图3所示。接着进行绝缘层6的光刻掩膜和腐蚀，以形成如图4所示的孔7。使用常规的腐蚀剂。需指出，由于绝缘层6的侧壁使孔7和CIC片1电绝缘，而被腐蚀的孔8使CIC片1露出。如图5表示的，在所有露出表面上共同形成淀积正常厚度为0.001到0.0025毫米厚的公共导电铜层9。一公共层9用于在下面顺序的操作过程中便利于在所选择的区域进行电镀。然后在铜层9上以光刻方法形成掩膜11，如图6所示，以便选择性地对要电镀的那些区域进行曝露。接着进行掩膜11的电镀和剥离，没有被掩膜11覆盖的区域具有的淀积的导电铜层12的厚度为0.015到0.05毫米厚，如图7所示。参阅图7要注意、在该制造方法中这个阶段的电路板层包括在孔13的内壁上的、在孔14处的CIC芯片1的绝缘侧壁和露出的区域上的相对厚的铜淀积层以及作为在一个或多个电路板层表面上选择性地形成图形的线条，例如独立的信号线条图形16或孔图形13的延伸部分17。这些导电区域限定了在最终形成的可层叠的电路板的各层内部以及其间的电通道。接着，利用光刻法使掩膜18形成图形，以便除了在孔13处限定的通道的端部以及在14处限定的像插接件结构的通道以外覆盖其余所有部分。掩膜18的目的是限定一些区域，以用于按照美国专利5137461号所指出的方法形成选择性生长的枝状结构。图9描述了经历枝状结构生长过程的电路板层的横断面，因此枝状结构19形成在孔13处的通道的对置的两端，枝状结构21遍布在孔14处的通道状插接件的两端。需指出，尽管枝状结构形成的讲述不太重要，枝状结构材料还沿着在13处的通道的内通路淀积。接着一般利用锡/铅合金，利用金属接合的工艺(joining metallurgy)进行枝状区域的电镀，形成一个标称0.0025到0.025毫米的薄层。图10表示在剥离掩膜18和腐蚀除去露出的公共的铜层9之后的电路板层的横断面。图10表示了可层叠的电路板结构的完整的一层。如该图所示，该层包括一导电的内芯1，其适合于经本文档来自技高网...

【技术保护点】
一种可叠置电路板层的制造方法，包括如下步骤： 形成贯通金属片的孔； 在金属片上形成第一绝缘层； 分别在第一位置和第二位置形成贯通第一绝缘层的第一和第二孔； 在第一和第二位置处选择性地淀积金属，从而在第一位置处淀积金属形成一径第一绝缘层与金属片电绝缘的通道，在第二位置处淀积金属形成一电连接到金属片的通道；及 在通道的端部形成枝状结构。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：杰罗姆A弗兰肯，理查德F弗兰肯，罗纳德L艾姆肯，肯思A范德李，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]