【技术实现步骤摘要】
本专利技术涉及用于制造高密度配线电路板的。
技术介绍
现有高密度配线电路板的制造技术包括制作具有配线电路图形的多张陶瓷印刷电路基片的工序;层积该多张陶瓷印刷电路基片的工序;烧结该层积的多张陶瓷印刷电路基片的工序。由此得到形成多层电路的陶瓷多层基片。在上述工序中,包括在将多张陶瓷印刷电路基片重叠后按压该重叠的多张陶瓷印刷电路基片的工序。利用该按压工序,将陶瓷印刷电路基片相互压接,将配置于陶瓷印刷电路基片表面上的配线电路图形嵌入陶瓷印刷电路基片中。由此,提高烧结后的陶瓷多层基片中各层陶瓷印刷电路基片的一体性。陶瓷多层基片有时要设置用于将配线电路板安装在其他印刷电路或电子部件上的螺栓孔、及安装其他部件的嵌合孔等空孔部。为了容易地进行陶瓷印刷电路基片层积体的处理,层积体的两面上贴附有合成树脂制的保护膜。另外,在烧结工序中,为了防止陶瓷印刷电路基片层积体发生热收缩,在层积体的两面上配置有用于抑制热收缩的热变形抑制片。在陶瓷印刷电路基片由玻璃陶瓷制作的情况下,使用氧化铝片等作为热变形抑制片。在所述中,在陶瓷印刷电路基片的层积体上存在空孔部的情况下,制造的陶瓷多层基片容易发 ...
【技术保护点】
一种陶瓷多层基片的制造方法,包括:(a)供给陶瓷印刷电路基片层积体的工序,其中,所述陶瓷印刷电路基片层积体具有层积的多张陶瓷印刷电路基片,所述陶瓷印刷电路基片层积体具有空孔部;(b)在所述陶瓷印刷电路基片层积体的所述表面设置介装片的 工序,其中,所述介装片具有连通所述空孔部的连通路;(c)将设置有介装片的所述陶瓷印刷电路基片层积体自具有所述连通路的所述表面侧加压的工序;(d)烧结所述加压工序生成的印刷电路基片加压层积体的工序。
【技术特征摘要】
...
【专利技术属性】
技术研发人员:濑川茂俊,越智博,
申请(专利权)人:松下电器产业株式会社,
类型:发明
国别省市:JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。