用于印刷电路板的包层板制造技术

提供一种制造多层印刷电路板和低成本包层板的方法。将用于形成导体层（１０、１７、１８）的铜箔层（１９、２４、３３）和用于形成蚀刻停止层（１１、１２）的镍镀层（２０、２１）交替层叠并压紧，形成用于印刷电路板的包层板（３４）。有选择性地蚀刻用于印刷电路板的包层板（３４）以制造基板。在该基板表面上形成外导体层（１５、１６）并制作图形。导体层（１０、１５、１６）通过由蚀刻铜箔层（１９、２４、３３）和镍镀层（２０、２１）而形成的柱状导体（１７、１８）实现电连接，制成多层印刷电路板。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及用于大规模半导体集成电路的多层印刷电路板及其制造方法。这些年，已经要求高度集成的布线板以满足对半导体器件集成度更高、管脚更多和重量更轻的需求。为了满足这些需求，已经对增加电路板的层数和提高电路集成度作了大量的研究和开发。作为一种增加层数的方法，所谓的内部构建(build-up)法已经开发并得广泛应用。该方法包括层叠绝缘层和电路层，通过光刻绝缘层、形成通路孔并在其表面上形成电镀层来完成这些层之间的连接。在一些情况下，用激光形成通路孔。日本专利特开平8-264971公开了使用内部构建法制造多层印刷电路板的方法。以下参照图9来简单解释该申请的制造方法。首先，第一树脂层53在区域52内形成，该区域52在具有内导体图形50的内部板51上没有形成任何图形。第一树脂层53形成得使内导体图形50侧面和第一树脂层53之间存在规定的间隙54。其次，通过涂敷形成包含绝缘层的第二树脂层55，随后除去硬化的树脂。第二树脂层55填充间隙54并覆盖内导体图形50和第一树脂层53。接着，在第二树脂层55上形成粘附层56，再粗糙化。之后，通过无电镀在粘附层56上形成外导体图形57。然而，上述由内部构建法形成的多层印刷电路板有以下问题需要解决。即，在上述方法中，当通过在具有内导体图形50的内部板两侧层叠外导体图形57来制造多层印刷电路板时，要求复杂的工艺，例如形成第一树脂层53、通过涂敷形成第二树脂层55并随后除去硬化树脂、以及形成粘附层56。因此，使用内部构建方法不能使多层印刷电路板成本降低。还有另一种制造多层印刷电路板的方法，其中金属薄膜通过蒸发形成。然而，该方法有这样的问题当膜较薄时(几μm)，容易产生孔，而当膜较厚时(10μm或更大)，生产率下降，成本增加。本专利技术旨在解决这些问题。本专利技术目的是生产制造成本低且有优良特性的用于印刷电路板的包层板、以及使用该包层板的多层印刷电路板及其制造方法。根据本专利技术第1方面的用于印刷电路板的包层板特征在于它是通过以0.1-3％压缩率压力接合铜箔和镍箔来制造的。根据本专利技术第2方面的用于印刷电路板的包层板特征在于它是通过以0.1-3％压缩率压力接合其一侧或两侧具有镍镀层的铜箔与另一铜箔或与其一侧具有镍镀层的铜箔的。根据本专利技术第3方面的用于印刷电路板的包层板特征在于它是包含铜/镍/铜/镍/铜层的五层板。根据本专利技术第4方面的多层印刷电路板，其特征在于它包括通过有选择性蚀刻根据本专利技术第1或2方面的用于印刷电路板的包层板而形成的具有内导体层的基板；在所述基板表面上形成的绝缘层和外导体层；所述外导体层被构图；且通过插入经蚀刻而在所述基板中形成的柱状导体而实现内导体层和外导体层的电连接。根据本专利技术第5方面的多层印刷电路板的制造方法，其特征在于包括以下工序通过层叠用作导体层的铜箔和用作蚀刻停止层的镍箔或镍镀层，并同时以0.1-3％压缩率压力接合两者而形成用于印刷电路板的包层板；通过选择性蚀刻所述多层包层板来制作基板；在所述基板表面上形成绝缘层和外导体层；对所述外导体层制作图形；以及通过插入经蚀刻而在所述基板中形成的柱状导体实现内导体层和外导体层的电连接。根据本专利技术第6方面的制造方法，其特征在于所述用于印刷电路板的包层板是在所述铜箔和所述镍箔或镍镀层的接触表面在真空室预先活化处理之后，通过层叠所述铜箔和所述镍箔或镍镀层，并以0.1-3％压缩率冷压接合两者而形成的，并且在该情况下，所述活化处理按如下执行①在1×10-1-1×10-4乇的超低压不活泼气体气氛中；②电极A和其它绝缘固定的电极B之间的辉光-放电充电交流为1-50MHz，电极A包括分别电接地的具有接触表面的所述铜箔和所述镍镀层；③溅射蚀刻；④暴露在由所述辉光放电产生的等离子体中的电极面积不大于电极B面积的1/3。附图说明图1示出本专利技术的多层印刷电路板制造方法的实施例的说明图。图2示出本专利技术的多层印刷电路板制造方法的实施例的说明图。图3示出本专利技术的多层印刷电路板制造方法的实施例的说明图。图4示出本专利技术的多层印刷电路板制造方法的实施例的说明图。图5示出本专利技术的多层印刷电路板制造方法的实施例的说明图。图6示出本专利技术的多层印刷电路板制造方法的实施例的说明图。图7示出本专利技术的多层印刷电路板制造方法的实施例的说明图。图8示出包层金属板的制造设备的前剖视图。图9示出常规多层印刷电路板的前剖视图。以下参照附图表示的实施例具体地解释本专利技术。首先，参照图7解释作为本专利技术实施例的多层印刷电路板的结构。如图7所示，基扳芯通过把包含镍镀层的蚀刻停止层11、12(厚度0.5-3μm)键合到包含铜箔的内导体层10(厚度10-100μm)的两侧而形成。在内导体层10两侧形成包含铜镀层的外导体层15、16(厚度10-100μm)，内导体层10中间插有包含树脂的绝缘层13、14。基板通过用包含铜的柱状导体17、18(厚度10-100μm)把内导体层10和外导体层15、16电连接起来。并且，多层印刷电路板通过在外导体层15、16的表面制作图形而形成。其次，解释上述多层印刷电路板的制造方法。首先，通过在铜箔19(厚度10-100μm)两侧上形成将成为蚀刻停止层11、12的镍镀层20、21来制备镀镍铜箔22，当多层印刷电路板完成时铜箔19为内导体层(见图1)。如图8所示，镀镍铜箔22绕在包层板制造设备的反绕轮(rewindingreel)23上，同时把将成为柱状导体17的铜箔24绕在反绕轮25上。镀镍铜箔22和铜箔24同时从反绕轮23、25上解开，它们部分绕在凸出地安装在蚀刻室26中的电极轮27、28上，然后它们在蚀刻室26中用溅射-蚀刻处理活化。在此情形中，活化处理按如下执行①在1×10-1-1×10-4乇的超低压不活泼(inert)气体气氛中；②电极A和其它绝缘固定的电极B之间的辉光-放电充电交流电流为1-50MHz，电极A包括分别电接地的具有接触表面的镀镍铜箔22和铜箔24；③溅射蚀刻；④暴露在由所述辉光放电产生的等离子体中的电极面积不大于电极B面积的1/3。此后，它们通过安装在真空室29中的滚动单元30进行冷压接合，随后具有3个分层结构的用于印刷电路板的包层板31绕反绕轮32拉紧。然后，具有3个分层结构的用于印刷电路板的包层板31再次绕在反绕轮23上，同时把将成为柱状导体18(见图1)的铜箔33绕在反绕轮25上。包层板31和铜箔33分别从反绕轮23、25上同时解开，它们部分绕在凸出地安装在蚀刻室26中的电极轮27、28上，然后它们在蚀刻室26中用溅射-蚀刻处理活化。在此情形中，活化处理也按如下执行①在1×10-1-1×10-4乇的超低压不活泼气体气氛中；②电极A和其它绝缘固定的电极B之间的辉光-放电充电交流电流为1-50MHz，电极A包括分别电接地的具有接触表面的用于印刷电路板的包层板31和铜箔33；③溅射蚀刻；④暴露在由所述辉光放电产生的等离子体中的电极面积不大于电极B面积的1/3，由此用于印刷电路板的包层板34具有5层结构。进一步地，以铜/镍/铜/镍/铜的次序、由铜层作为顶层和底层并且中间插有镍层作为中间层而形成的多层包层板可以使用上述设备通过重复压力接合来制造。而且，多层包层板可通过单次压力接合形成安装3个或更多上述反绕轮、在这些轮上制备铜箔和镍箔并同本文档来自技高网...

【技术保护点】
一种用于印刷电路板的包层板，其是通过以０．１－３％压缩率压力接合铜箔和镍箔而制造的。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：西條谨二，吉田一雄，大泽真司，
申请(专利权)人：东洋钢钣株式会社，
类型：发明
国别省市：JP[日本]