高密度印刷电路板的静电放电保护器件制造技术

一种高密度印刷电路板的静电放电保护器件，它由开始于具有接地导体（１０）的底层的层状结构组成。介电层（３０）覆盖着接地导体，以便将其电隔离于介电层顶部上的电路线（５０）。通孔（４０）被制作在介电层中，使部分（１５）接地导体被暴露，并有策略地放置通孔，使通孔的边沿正切于电路线的边沿部分（５２）。通孔构成电路线边沿部分与下方接地导体之间的用空气作为介电媒质的火花间隙。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术一般涉及到电子电路的静电放电保护，更确切地说是涉及到容易集成到被保护产品中的非移动静电放电结构。对静电放电(ESD)灵敏的电子元件被用在包括计算机、对讲机和蜂窝电话的广泛的产品范围中。静电放电的通常原因是例如在替换喷墨打印机打印头或可充电电池的过程中，人对包含ESD敏感电子元件的产品进行的物理接触和处置。确切地说，当产品被物理处置时，可能已经被人积累的静电电荷将放电。产品中的放电路径是从电荷转换位置算起阻抗最小的路径，并可以包括ESD敏感的电子元件。用来防止ESD引起的损害的已知方法，包括将保护电路集成到电子元件中、抗静电封装、用来防止接触导电元件的屏蔽罩、以及诸如抗静电毯和桌垫之类的消除静电荷的家具。对于将保护电路集成到电子元件中的考虑，包括难以达到所需的保护水平，以及重新设计现有电子元件特别是那些包括集成电路的电子元件的负担。美国专利4160210试图过借助于在印刷电路板(PCB)上制造蛇形导体，然后将PCB安装在接收机调谐器的接地的金属底板上，使蛇形导体和接地的底板构成用来匹配接收机天线网络与调谐器电路的阻抗的传输线，来部分地解决ESD问题。连接蛇形导体到天线网络和调谐电路的小针眼，延伸通过印刷电路的介电材料进入底板的切口区。薄片从切口区周边向小针眼延伸，以形成用来使可能由雷电感应的过高的能量放电的火花间隙。然而，抗静电封装和屏蔽罩增大了成本，而且在移去之后不再提供ESD保护。使用消除静电的家具的负担可能比较大，因而不容易实现，而且可能提供不了充分的ESD保护。在底板中加入小针眼和相关的连接器，消耗了大量的空间，因而对当前紧凑的高密度电路来说不是一种行得通的解决办法。附图说明图1是火花间隙的平面图，说明了根据本专利技术的暴露于位于通孔上方且邻近通孔边沿的金属化图形的导电的地。图2是根据本专利技术图1通过截面2-2的剖面图。图3是本专利技术的变通实施例的平面图。一种高密度印刷电路板的静电放电保护器件，它由开始于具有接地导体的底层的层状结构组成。介电层覆盖着接地导体，以便将其电隔离于介电层顶部上的电路线。通孔被制作在介电层中，使部分接地导体被暴露，并有策略地放置通孔，使通孔的边沿正切于电路线的边沿部分。通孔构成电路线边沿部分与下方接地导体之间的用空气作为介电媒质的火花间隙。本专利技术利用高密度互连(HDI)PCB技术，来使间隙更小并使结构能够消除较低的ESD电压，从而提供相对于其它现有技术火花间隙的明显的改进。此新颖的设计占用较小的空间，且不要求接地导体位于与被保护电路相同的平面或层上。虽然本说明书以确定被认为新颖的本专利技术的特点的权利要求来结束，但相信从结合附图的下列描述的考虑，能够更好地理解本专利技术，在这些附图中使用了相同的参考号。如在下面将要详细地讨论的那样，本专利技术采用了新的和新颖的大批量制造工艺，特别是高密度互连(HDI)微孔通孔工艺和精细线条工艺。现参照图1和2，在本专利技术的最佳实施例中，接地导体即接地平面10被排列在介电衬底20上。此介电衬底通常是诸如FR-4或聚酰亚胺之类的玻璃加固的印刷电路板，但也可以使用其它的PCB构造以及诸如陶瓷或通常包含柔性平面膜的“柔软”电路之类的其它类型的介电衬底。接地导体10可以是覆盖大部分衬底表面的接地平面，或可以就是连接到地的线路，但不一定是接地平面。介电材料组成的薄层30覆盖着接地导体10和衬底20的任何暴露的部分。窗口或通孔40被制作在介电层30中，使接地导体10的一部分15被腐蚀暴露出来，例如用HDI微通孔光刻方法暴露部分介电层。虽然在图中表示为圆形窗口，但通孔40也可以是细长的、正方的或任何其它所希望的形状。通常用参考号50表示的一个或多个电路导体，被排列在介电材料层30的顶部上。电路导体50是通常用来承载电子器件的各种信号的细长的导线，而在HDI电路的情况下，有大量的非常靠近的电路线。为了说明的目的，仅仅示出了某些电路线。一个或多个电路线50被安置成使线的部分52被排列在通孔40附近，以便产生用作电路线与ESD导电接地图形之间的放电路径的火花间隙。靠近通孔40排列的部分52最好正切于通孔的周边，然而，由于在PCB制造过程中能够出现的各种各样的不对齐误差，有可能出现正切部分52不准确地但基本上正切于通孔周边的情况。亦即，不对齐误差能够使其偏离周边高达2mm，而仍然在本专利技术的范围内。当然，随着正切部分52离通孔40的距离的增大，静电放电机制的效率下降，故希望将其置于尽可能靠近边沿。在最佳实施例中，如图1所示，电路线50的部分52从线的边沿突出。为了使静电放电集中，突出52的最佳形状是三角形，但当然能够使用诸如弧形末端、直角形末端或多角形末端之类的其它的形状。应该理解的是，能够用其它火花间隙构造来提供窄的导电薄片之间的间隙，从而提供阻抗较低的静电能量放电路径。目的是提供场击穿电压明显低于组成互连线和焊点的邻近的导电元件之间的击穿电压的场集中区；亦即，火花间隙被构造成使在火花间隙中产生火花所要求的电压低于邻近的导电互连元件之间产生火花所要求的电压。通常借助于提供从电路线50上的一个或多个选定的点52到已经被介电层中的窗口40暴露了部分15的下方地10的有效放电路径，上述ESD保护结构起作用。火花间隙防止了相邻互连之间的电位差超过已知对互连电路所互连的电路安全的且通常由间隙尺寸确定的一定的限制范围。例如，若带有静电电荷的人触及到未接地的附件的互连焊点，则引起的放电将通过火花间隙提供的较低阻抗行进到接地的金属化图形和衬底的地，以便使电位差保持小于确定的限制范围。换言之，ESD保护电路促使静电荷选取限制互连线之间的电位差的预定路径。接地导体提供了可能存储在互连电路和互连元件中的静电荷或被使用电子器件的人员放出的静电荷的放电路径。图1示出了彼此直接交叉的二个火花间隙，但本专利技术不局限于这种结构。当然可以使用从单个导体延伸到下方的地连接的单个火花间隙。图3示出了本专利技术的一个变通实施例，其中电路线的正切部分52实际上从微通孔40的边沿伸出。借助于在突出的电路线端点与下方接地导体之间形成火花间隙，这种安排还提供了受控的静电放电。只要电路线50和接地导体20被电隔离，火花间隙就如所希望的那样起作用。此外，也可以在电路线和HDI电介质上涂敷焊料掩模层，但应该小心确保窗口61被制作在直接在通孔40上的焊料掩模中。二个窗口61和40最好是同轴的，以便确保火花间隙中有空气。上面已经公开了集成在PCB布局中的ESD保护结构。此ESD结构具有不移动的或可移去的部分，其表面面积比常规火花间隙更小，而且在其组合的产品的制造过程中有助于提供ESD保护。虽然已经描述了本专利技术的最佳实施例，但显然本专利技术不局限于此。对于本
的熟练人员，将出现大量的修正、改变、变化、替换和等效而不偏离下列权利要求所定义的本专利技术的构思与范围。权利要求1．一种高密度印刷电路板的静电放电保护器件，它包含在第一主面上安置有接地导体的印刷电路板；覆盖接地导体的介电层；确定在介电层上的电路线，所述电路线电隔离于所述接地导体；制作在介电层中使部分接地导体露出来的通孔，所述通孔位于至少基本上正切于部分电路线，使所述通孔构成所述部分电路线与接地导体之间的以空气作为介电媒质的火花间隙。2．权利要求1所述的高密度印刷电本文档来自技高网...

【技术保护点】
一种高密度印刷电路板的静电放电保护器件，它包含： 在第一主面上安置有接地导体的印刷电路板； 覆盖接地导体的介电层； 确定在介电层上的电路线，所述电路线电隔离于所述接地导体； 制作在介电层中使部分接地导体露出来的通孔，所述通孔位于至少基本上正切于部分电路线，使所述通孔构成所述部分电路线与接地导体之间的以空气作为介电媒质的火花间隙。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：约翰K阿利奇，杰奎里A安德伍德，乔奎因巴勒托，
申请(专利权)人：摩托罗拉公司，
类型：发明
国别省市：US[美国]