带有电容器的集成电路用送电连接器制造技术

一种用于向集成电路送电的系统，其包括耦合电容器，该耦合电容器位于形成为集成电路的插座或框架的连接器内。该送电系统采用集成到连接器内的电源储存器的形式，从而无需把复杂昂贵的电源迹线形成在与集成电路连接的电路板内或把分立电容器安装在该电路板上。该系统包括连接器，该连接器采用盖部件的形式，该盖部件装配在集成电路上面，并包含用于在内部收纳集成电路的一部分的凹部。该盖部件包括设置在内部的至少一对彼此隔开的电容器板。向这些板供电，使得它们将充电作为电容器，并且这些板由多个端子形成，该多个端子延伸成与集成电路接触，使得这些板可以向集成电路选择性放电，从而为集成电路提供操作电流和浪涌电流。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术一般涉及集成电路用系统。更具体地说，本专利技术涉及集成电路用的用于支持半导体技术进步的送电系统、信号传送系统、封装设计系统、热管理系统、以及电磁干扰(EMI)发射控制系统。
技术介绍
I.半导体技术消费者需要功能更多、性能更好、尺寸更小、重量更轻、可靠性更高、成本更少和上市时间更快的创新电子产品。半导体技术是消费者期望的创新电子产品的核心组成部分。多年来，半导体技术的进步已导致集成电路(IC)装置的功能和性能的巨大增长，同时使集成电路装置的尺寸、重量、缺陷和成本最小。历史上，电子工业可安装在半导体芯片上的晶体管数量大约每十八个月翻一番。这种快速发展周期可使新型创新产品能快速投放市场。例如，半导体制造商花了近三十年才把微处理器时钟速率完善到以1GHz运行，而目前制造商在达到1GHz后的不到十八个月就达到了2GHz的微处理器时钟速率。制造商预计，通过制造速度更快的硅晶体管来拓展半导体技术今后十年的快速进步不存在根本障碍。这些晶体管预计尺寸约20纳米，并将可使制造商在今后几年内制造包含以接近20GHz的速度运行并以不到1伏特的电压操作的十亿晶体管的微处理器。这些新型晶体管如同用于对微处理器内的电子流进行控制的开关一样，将每秒通断一万亿次以上。半导体技术的这种进步将产生时钟速率更快、功率更高、电源电压更低、直流电流更高、瞬态电流更高、电压容限更窄、非均匀热密度更高、以及电磁干扰发射频率更高的微处理器。这些进步带来的附加好处包括互连密度增加、电路板占用空间和封装体积减少、以及产品制造能力和可靠性提高的微处理器。不久将来的微处理器的规范要求操作电压1.0V，电流100A，瞬态电流300A/微秒，效率大于90％，稳定性在5％以内，以及电压脉动小于1％。这些要求表明了超出当前微处理器设计的显著进步。具有这些特性和要求的微处理器和具有苛求更高的特性和要求的未来微处理器将需要新型支持系统，例如，送电系统，信号传送系统、封装系统、热管理系统，以及电磁干扰(EMI)发射控制系统。II.送电送电涉及到向需要电的装置供电。传统上，假定有一个理想电源，并几乎不考虑送电，直到设计结束。印刷电路板(PCB)设计者试图生成在印刷电路板内具有常规电源和接地平面并在印刷电路板上具有宽而粗迹线的理想送电系统，用于在印刷电路板上的各装置之间进行配电。高频率陶瓷电容器对由接通和断开晶体管产生的高频率噪声进行控制的方式是使高频率噪声短路接地。较低频率的大容量电容器(例如钽电容器)接着给高频率陶瓷电容器重新充电。在对各种集成电路所需的各类型电容器的量进行确定方面，存在各种经验法则。为了对该送电系统进行电气建模，考虑因素包括接收装置和电源的电缆、连接器、印刷电路板、管脚、触点和诸如电阻器和电容器那样的部件的电感和电阻。在过去，由于电感(V＝Ldi/dt)和电阻(V＝IR)引起的电压降相对于大多数系统中的装置公差已将近可忽略不计。同样，简单的经验法则确定高频率噪声去耦方法。各代半导体技术均已降低了电源电压，以支持深度亚微米半导体技术的要求和提高可靠性。较低电源电压应使耗电量降低。然而，即使在较低电源电压时，微处理器的耗电量也会由于晶体管较多、模上的晶体管密度增加、使电容增加的绝缘体较薄、以及操作频率较高而不断增加。微处理器的耗电量每两年就持续上升三倍之多，而微处理器的电源电压接近1.0V。根据公式(P＝CfV2)，耗电量(P)与微处理器的操作频率(f)、电源电压(V)和芯片电容(C)有关。举一例，典型芯片电容是20纳法、电源电压是1.65伏特、以及操作频率是1GHz的微处理器将耗电55瓦特(0.020×1.65×1.65×1,000)。再举一例，典型芯片电容是40纳法、电源电压是1伏特、以及操作频率是3GHz的微处理器将耗电120瓦特(0.040×1.0×1.0×3,000)。根据公式(P＝VI)，耗电量(P)也与电源电压(V)和电流(I)有关。该公式表明，在低电源电压(V)时的高耗电量(P)要求把高电流(I)(I＝P/V)被送到微处理器。继续以上两例，耗电量是55瓦特以及电源电压是1.65伏特的微处理器需要电源电流33安培(55/1.65)，并且耗电量是120瓦特以及电源电压是1.0伏特的微处理器需要电源电流120安培(120/1)，这表明比起33安培微处理器增加约3.6倍。在这些电压级和电流级时，由于沿着配电路径产生不可接受的电压降的阻抗级，因而要使中央电源在整个计算机系统中输送高电流低电压电是更困难的。计算机系统当前使用分布式电源系统，用于在整个计算机系统中传送高电压低电流的电能，然后根据微处理器的需要变换成低电压高电流。用于提供必要低电压高电流电的电压调整器或模块化直流/直流变换器在母板上设置成尽可能接近微处理器，以使阻抗和所产生的电压降最小。配电路径在母板上的设置占用可用于其他部件的宝贵空间。即使使用分布式送电系统，配电路径的各部分也必须仍具有低阻抗，以使所产生的电压降最小。通常，电压调整器处的电压变动比微处理器处的电压变动小(例如，约一半)。传统上，使用管脚计数高以及铜电源/接地平面大的连接器来使阻抗最小。然而，这些解决方案也耗用额外的印刷电路板空间并增加成本。在一种配电方案中，微处理器和电压调整器各自形成模块并依靠对应插座来把各模块与母板连接。该微处理器可以安装到内置板上，并且母板具有用于容纳电压调整器的一个插座和用于容纳内置板的另一插座。微处理器和电压调整器是模块化的，使得更换快速和容易，以实现高效的制造和服务。电流从电压调整器途经一条从电压调整器开始，通过其插座、母板、内置插座和内置板、微处理器封装件，并在模结束的路径流到微处理器。这种较长路径的电流流动引起阻抗和电压降，而这对于高级微处理器设计来说是不期望有的。一种替代电源系统方案绕过母板和微处理器插座。在该方案中，内置板承载微处理器模和电压调整器。电流从电压调整器途经一条从电压调整器开始，通过电压调整器插座、内置板、微处理器封装件，并在模结束的路径流到微处理器。由于该方案绕过母板和内置插座，因而电流流动路径较短。因此，该方案改善了较短路径的阻抗和所产生的电压降。有朝一日，可能会把电压调整器集成到微处理器封装件内，使电流流动路径非常短，减少阻抗和所产生的电压降。然而，半导体技术还未先进到足以提供这种水平的集成系统的程度。微处理器响应时间或瞬态电流要求(di/dt)，即电流需求变化速率，是与电源有关的另一考虑因素。微处理器的不断变化的计算需求需要来自电源的不断变化的电流需求。计算需求由于高时钟速度电路和节电设计技术，例如时钟选通和睡眠方式而变化。这些技术导致电源电流的快速、无法预料的大幅变化，最终在几纳秒内需要数百安培。根据公式(dV＝IR+Ldi/dt)，微处理器所需要的从电压调整器产生的电流浪涌会给送电电压造成不可接受的电压尖峰。已尝试通过把去耦电容器设置在整个送电系统中，例如设置在电压调整模块上、母板上、内置印刷电路板上、模封装上以及模自身上来管理浪涌电流。去耦电容器通常位于微处理器封装件外部的电路板上，通常使用安装在电路板上的微处理器封装件附近的若干分立去耦电容器。在该方案中，电路板上的导电迹线把去耦电容器与微处理器上的电源管脚和接地管脚连接。在另一方案中本文档来自技高网...

【技术保护点】
一种用于向集成电路供电的电源连接器，该集成电路具有本体并带有通过至少一个侧表面互连的对置顶表面和底表面，所述集成电路的侧表面具有设置在上面的导电迹线，该电源连接器包括：　　　　电气绝缘本体部，带有设置在上面的用于在内部容纳所述集成电路的集成电路容纳凹部，该凹部至少部分地由从所述连接器本体部向下悬垂的侧壁部件来定义，所述凹部的尺寸被设计成当所述电源连接器设置在所述集成电路上面时，在内部容纳所述集成电路的至少一部分，　　　　电源储存器，其与所述连接器本体部一体，用于向所述集成电路电源迹线选择性放电；以及　　　　多个导电端子，其从所述电源储存器与所述集成电路导电迹线对置延伸，当所述电源连接器设置在所述集成电路上面时，该端子与所述集成电路导电迹线接触。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：约翰D洛帕塔，阿古斯托P帕内拉，阿林杜姆杜塔，詹姆士L麦格拉思，
申请(专利权)人：莫莱克斯公司，
类型：发明
国别省市：US[美国]