电路板及其制造方法技术

本发明专利技术提供一种在电路板中央部的周围存在布线图案密集的部分和没有布线图案的空白的部分的电路板中通过冲压加工形成开口部时，抑制在开口部周缘的没有布线图案的空白的部分局部产生的白化区域的发生的电路板及其制造方法。本发明专利技术的电路板是通过冲压加工在电路板中央部形成开口部的电路板，在开口部周缘，除了与开口部连接的用于引线接合的布线图案，还设置与开口部周缘连接的虚设电极图案。当该虚设电极图案的面积为Ｓ，虚设电极图案与开口部周缘连接的边的长度的合计为ｄ时，优选设置成为Ｓ／ｄ≥０．３３的尺寸的虚设电极图案。

【技术实现步骤摘要】

本专利技术涉及搭载半导体元件的电路板，即为了用接合线连接半导 体元件和电路板，在中央部具有开口部的。
技术介绍
一般，在电子设备中安装半导体元件时，采用预先在电路板上搭 载半导体元件，把搭载有半导体元件的电路板组装到电子仪器中的手 法，提高安装作业的效率。这时，用接合线连接半导体元件的电极和 电路板上的端子。为了缩短接合线的长度，在电路板的中央部设置开 口部，用接合线连接小的半导体元件的电极和开口部周围的电路布线 的端子部。作为图11所示的半导体器件而组装的、在中央部具有开口部3 的电路板101使用玻璃基体材料敷铜层叠板等绝缘性基体材料17，在 铜层上设置抗蚀剂层，形成给定的抗蚀剂图案，把从该抗蚀剂图案露 出的铜层部分溶解除去后，剥离抗蚀剂图案，形成基于铜层的给定的 布线图案15。接着，设置阻焊剂层，形成给定的阻焊剂图案，对从该 阻焊剂图案露出的布线图案进行镀Ni/Au后，在电路板的中央部，利 用铣刀(router bit)形成开口部3。在利用铣刀形成开口部时，为了防止发生毛刺并防止布线图案的 剥离，存在以下方法使形成开口部的位置的电路布线图案对于垂直 于铣刀的移动方向的面成锐角、优选成15度以上的锐角倾斜，并且， 将布线图案的宽度形成为90nm以上(例如，参照专利文献l)。此外，为了缩短连接半导体元件11的电极12和电路板101的布 线图案15的接合线13的长度，中央部具有开口部的该电路板101的 布线图案15成为接近半导体元件11的电极12的布线图案，在电路板101的中央部的开口部周缘，如图12所示，存在布线图案2密集的部 分4和没有布线图案2的空白的部分5。近年，要求与利用铣刀形成开口部相比，利用生产性更高的冲压 加工形成开口部。可是，通过冲压加工形成开口部时，在开口部周围的没有布线图案的部分，因为冲压加工的影响，在图13所示的部分， 局部地新产生0.3mm左右的尺寸、看起来发白的白化区域6，从电路板的表面能观察该白化区域6，所以在引线接合等后面的 步骤中，有可能在图像识别等中产生问题，有必要消除白化区域的发 生或者使其非常小，或者使其变为无法观察。[专利文献1特开2000-315751号公报
技术实现思路
本专利技术的目的在于，提供在电路板的中央部的开口部周围存在布 线图案密集的部分和没有布线图案的空白的部分的电路板中，当通过 冲压加工形成开口部时，防止在开口部周围的没有布线图案的空白的 部分局部产生的白化区域的发生的。用于解决所述课题的本专利技术是一种电路板，在基板上形成开口 部，其中在与开口部周缘连接的布线图案以外，设置与开口部的圆 弧部周缘连接的虚设图案。另外，虚设图案是由与开口部的圆弧部周缘周期地连接的分支图 案构成的电路板，由在开口部的圆弧部周缘周期地连接的多个分支图 案、和连接这些分支图案的一端的连结部构成。另外，虚设电极图案的多个分支图案间隔为0.3mm以内，连接 分支图案的一端的连结部在离开口部的圆弧部0.3mm以内的范围中 形成。如果按上述那样构成电路板，即使在电路板的中央部的开口部周 缘存在布线图案密集的部分和没有布线图案的部分，由于在空白的部 分存在虛设电极图案，所以能抑制由于冲压加工而在开口部周缘产生 的白化区域。另外，如果是0.2mm以下的范围，就难以观察到，不用担心在 后面的步骤中被光学装置错误识别。在成为基板的开口部的范围的内侧形成彼此连结的状态的布线 图案和虛设图案后，通过冲压加工，形成开口部的同时，电遮断布线 图案和虛设图案，从而能制造所述电路板。根据该方法，同时形成布 线图案和虚设图案，通过同时操作的电镀，能使膜厚变得更厚，所以 步骤变得极其简单。此外，虛设图案为尽可能小的面积，从而能减少本来不需要的电根据本专利技术，能提供通过冲压加工来形成开口部，与基于铣刀的 开口部的形成相比，生产性大幅度提高，并且通过设置虚设电极图案， 能抑制沖压加工引起的白化的发生的电路板。其结果，由于消除了对图像识别的妨碍，可以发挥提高组装工序 的效率的效果。附图说明图l是表示本专利技术的电路板的中央部的剖视构造图的图。图2是表示图1所示的电路板的中央部的平面图的图。图3是表示虚设电极图案的一个例子的平面图。图4是表示虚设电极图案的另一个例子的平面图。图5是表示虛设电极图案的又一个例子的平面图。图6是表示虛设电极图案的其他例子的平面图。图7是表示虛设电极图案的另一个其他例子的平面图。图8是说明虛设电极图案的面积和开口部的接合长度的图。图9是表示虛设电极图案的面积和开口部的接合长度之比的关系的图。图IO是表示虚设电极图案的制造过程的图。图ll是表示电路板的剖视构造的图。图12是表示电路板的布线图案的配置的图。 图13是表示电路板的白化区域的图。 符号的说明l一虛设电极图案；2—布线图案；3—开口部；4一密集的部分； 5—空白的部分；6—白化区域；IO—密封树脂；ll一半导体元件；12— 半导体电极；13—接合线；14一连接端子；15—布线图案；16—阻焊 剂；17—绝缘性基体材料；100、 101—布线板。具体实施例方式图l表示本专利技术的电路板的剖视构造图，图2表示图l所示的电 路板的中央部的平面图。如图1所示，本专利技术的电路板100在中央部设置开口部3的绝缘 性基体材料17的单面搭载半导体元件11，在绝缘性基体材料17的相 反一侧的单面设置布线图案和与布线图案连续的与外部的连接端子 14。在半导体元件11的绝缘性基体材料一侧的面上设置电极12，并 通过开口部3用接合线13与所述布线图案15的顶端的接合部连接。 另外，半导体元件11用密封树脂10覆盖并保护，绝缘性基体材料17 的相反一侧的面以留出连接端子14的顶端部的方式由阻焊剂16保护。平面地如图2所示，在绝缘性基体材料中央的开口部3的周缘形 成多个(在图2中为14个)布线图案2和虛设图案1。布线图案2如 上所述，连接在与外部的连接端子(省略图示)上。虛设图案l由几 个块(在图2中，上下2块)构成。这里，与半导体元件的电极数对 应地，形成布线图案2，以掩埋开口部3的上下圆弧部周缘的不形成 布线图案的区域的方式配置形成虚设图案1。在图2的例子中，虚设电极图案1由与开口部3的周缘接触的6 个分支图案la和连接这6个分支图案la的顶端的圆弧图案lb形成， 用圆弧图案lb连接分支图案la的顶端，能取得更强的接合强度。在离开口部o.3mm以内的范围中形成圆弧图案lb的最外轮廓。 这是因为冲压加工引起的白化区域的发生限于开口部的附近，所以只 在开口部的附近形成虚设图案，能防止白化区域的发生。在本专利技术的电路板中，即使由于开口部的冲压加工而发生了白化区域，白化区域也限制在离开口部3的周围0.2mm以内的范围中。因 此，不用担心在后面的步骤中被光学装置错误识别。 图3~图7表示虚设图案的其他形状例。在形成长圆形状的开口部的电路板中，圆弧部分成为没有布线图 案的空白部分，所以在该圆弧部分形成轮状的虚设电极图案。图3是在开口部3的圆弧部分没有布线图案，所以在该部分形成 轮状的虚设电极图案1的例子。该虛设图案1-1采用由圆弧图案lb连 接7个分支图案la的结构。图4是用7个分支图案la形成虛设图案1-2的例子。在用多个接点与开口部接触来构成虛设图案时，相邻的虚设图案本文档来自技高网...

【技术保护点】
一种电路板，在基板上形成开口部，其特征在于：在与开口部周缘连接的布线图案以外，设置与开口部的圆弧部周缘连接的虚设电极图案。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：野原贵誉丈，
申请(专利权)人：株式会社伸光制作所，
类型：发明
国别省市：JP[日本]