用于包交换控制的集成电路和方法技术

提供了一种集成电路，其具有多个处理模块（Ｍ、Ｓ）和用于耦接所述多个处理模块（Ｍ、Ｓ）并能够根据所述多个处理模块（Ｍ、Ｓ）之间的事务处理实现包基通信的互连装置（Ｎ）。每个包包括第一预定数目的连续字，每个字具有第二预定数目的位。所述多个处理模块的第一模块（Ｍ）通过经由所述互连装置（Ｎ）将至少一个包发送到所述多个处理模块的第二模块（Ｓ）来进行处理。该集成电路进一步包括至少一个包检查单元（ＰＩＵ），用于检查所述至少一个包的位以确定所述进行的处理不需要的位并且用于使所述至少一个受检查的包的所述不需要的位与相同包的其它位匹配。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及具有多个处理模块的集成电路和用于耦接所述多个处理的互连装置以及用于这种集成电路中的包交换控制的方法。由于不断增加对实现新的特征和现有功能的改善的要求，因此硅上系统的复杂性不断增加。这通过增加可在集成电路上集成的部件的密度来实现。同时，电路工作时的时钟速度也趋于增加。较高的时钟速度结合增加的部件密度减小了在相同的时钟域内可以同步工作的区域。这产生了对模块化方法的需求。根据这种方法，处理系统包括多个相对独立、复杂的模块。在常规处理系统中，系统模块通常通过总线互相通信。然而，随着模块数目的增加，这种通信方式由于下述原因而不再实用。一方面，大量模块形成了太高的总线负载。另一方面，总线形成了通信瓶颈，因为它仅能使一个器件将数据发送到总线。通信网络形成了克服这些缺点的有效方式。近来作为高度复杂的芯片中的互连问题的解决方案，芯片上网络(NoC)已经引起相当大的注意。原因有两方面。第一，NoC有助于解决新的深亚微米技术的电问题，因为它们构造并管理全局线路。同时，它们共享线路，减少了它们的数目并提高了它们的利用。NoC还可以节省能量，可靠，并且与总线相比是可量的。第二，NoC还可以从通信断开计算，这在管理十亿晶体管级芯片的设计方面是基本的。NoC由于传统上是使用协议堆栈来设计的，其提供使通信服务用途与服务实施分开的明确限定的接口，因此它们实现了这种断开。然而，当设计芯片上系统(SoC)时使用网络用于芯片上通信产生了多个必须考虑的新难题。这是因为与现有的芯片上互连(例如总线、开关、或点对点线路)相比，其中直接连接通信模块，在NoC中模块通过网络节点进行远程通信。结果，互连仲裁从集中式变成分布式，并且导致如混乱事务处理、较高的等待时间，并且端对端流控制必须通过知识产权块(IP)或者通过网络来处理。这些问题中的大多数已经是局域网和广域网(计算机网络)领域中研究的主题并且作为平行机器互连网络的互连。两者都与芯片上网络非常相关，并且那些领域中的许多结果也可应用于芯片上。然而，NoC的前提不同于芯片外网络，因此大多数网络设计选择必须被再估计。芯片上网络具有不同的特性(例如，较紧密的链路同步)和导致不同的设计选择的约束(例如，较高的存储成本)，其最终影响了网络服务。NoC与芯片外网络的不同之处在于它们的约束和同步。对于芯片上网络，与芯片外网络相比计算也以相对高的成本来进行。芯片外网络接口通常包含专用处理器以实施直到网络层或更高的协议堆栈，以使主处理器减轻通信处理。在网络接口中包括专用处理器不可在芯片上实行，因为网络接口的尺寸将变得可比于或大于将连接到该网络的IP。而且，在IP本身上运行协议堆栈也可能是不可行的，因为通常这些IP仅具有一个专用功能，并且不具有运行网络协议堆栈的能力。连接到网络部件的线路和引脚的数目芯片上的数量级大于芯片外的。如果它们没有整体用于除NoC通信之外的其它目的，则它们允许宽的点对点互连(例如300位链路)。这在芯片外是不可以的，其中链路相对较窄8-16位。引入网络作为芯片上互连与诸如总线或开关之类的直接互连相比从根本上改变了通信。这是因为网络的多跳性质引起的，其中通信模块没有被直接连接，而是通过一个或多个网络节点被分开。这与普遍现有的其中模块被直接连接的互连(即总线)形成对比。这种变化的暗示在于仲裁(其必须从集中式变成分布式)，以及通信特性(例如排序、或流控制)。随着便携式设备例如移动电话、PDA、笔记本、MP3播放器等不断取得成功，在现代集成电路及其设计内，功耗变成了一个非常重要的问题。随着这些IC的VLSI设计移向纳米领域，芯片上系统中的互连所消耗的能量变成了整个系统功耗的显著部分。互连、即网络的实际能量消耗不仅基于互连的物理特性，例如电压摆幅、线路延迟、互连的形貌等，而且还基于芯片上系统中的数据流，即处理器间的通信和处理器-存储器间的通信。这种通信通常是基于事务处理的，并且可以是下述来源高速缓存和存储事务处理(取自共享存储器的数据)、高速缓存相干操作(共享存储器中的更新数据必须在所有高速缓存副本中被更新，其产生同步通信量)、包分割辅助操作(将数据流分割成包将引入附加的数据辅助操作)或包之间的争用(在争用的情况下重新给包规定路线)。一般，芯片上系统中的上述包包括包含目的地址的报头、源地址和请求的操作，如READ，WRITE，INVALIDATE等。包的有效负荷包括要被传送的数据。任选地，尾部包括错误检验和纠正码。在上述芯片上系统中可以存在几个不同的数据包，即用于存储访问请求、高速缓存相干同步、取数据、数据更新以及IO和中断。存储访问请求包用于请求来自共享存储器的数据，并且包括具有目标存储器的目的地址的报头和请求的存储器操作。由于没有传送数据，因此有效负荷是空的。高速缓存相干同步包从更新的存储器发送到具有其副本的所有高速缓存。这种包在高速缓存中的数据将被更新时可以包括数据作为有效负荷，或者在高速缓存中的数据将被无效时可以不包括数据，其中报头可以包括特殊操作类型。取数据包用作从存储器的答复包，并且在报头包含目标地址时包含请求的数据作为有效负荷。数据更新包用于将数据写回到存储器中，并且包含报头中的目标地址和相应数据作为有效负荷。IO和中断包包含具有目的地址的报头，并且如果涉及数据交换的话，有效负荷可以包含数据。因此，报头的内容以及有效负荷将取决于事务处理。上述操作，如高速缓存故障、取数据、存储器更新和高速缓存同步，包括经由互连发送数据。然而，经由互连发送包导致能量消耗在互连线路上和每个开关内的逻辑门中。当数据包行进通过互连时，沿数据路径的互连线路和逻辑门将触发，如果数据流使其极性反转的话。因此，能量被消耗用于互连线路中和逻辑门中的每一位。在多跳互连中，包数据路径可以根据实际的数据通信量状况而改变。具有相同的源和目的地的包不必行走相同的数据路径，即相同的实际路径以及跳跃的数目。然而，包行走的跳跃的数目将导致数据传送的能量消耗，因为每个跳跃包括互连线路和多个逻辑门。对于关于芯片上系统中的能量消耗的更多信息，请参考Ye等人的“Packetized On-Chip InterconnectCommunication Analysis for MPSoC”(Design Automation and Test inEurope，DATE 2003，Proceedings，第344-349页)。因此，本专利技术的目的是降低芯片上系统环境下的功耗。该目的通过根据权利要求1的集成电路和根据权利要求5的包交换控制的方法来实现。因此，提供一种集成电路，其具有多个处理模块和用于耦接所述多个处理模块并能够根据所述多个处理模块之间的事务处理实现包基通信的互连装置。每个包包括第一预定数目的连续字，每个具有第二预定数目的位。所述多个处理模决的第一个通过经由所述互连装置将至少一个包发送到所述多个处理模块的第二个来进行事务处理。该集成电路进一步包括至少一个包检查单元，用于检查所述至少一个包的位以确定所述进行的事务处理不需要的位并且用于使所述至少一个受检查的包的所述不需要的位与相同包的其它位匹配。当通过同一个包的其它位进行匹配时，与开关中的逻辑门的开关相关的能量损耗可以通过互连沿整个数据路径降低，因为该匹配仅取决于相本文档来自技高网...

【技术保护点】
集成电路，具有多个处理模块（Ｍ、Ｓ）和用于耦接所述多个处理模块（Ｍ、Ｓ）并能够根据所述多个处理模块（Ｍ、Ｓ）之间的事务处理实现包基通信的互连装置（Ｎ），其中每个包包括第一预定数目的连续字，每个字具有第二预定数目的位，其中所述多个处理模块的第一模块（Ｍ）通过将至少一个包经由所述互连装置发送到所述多个处理模块的第二模块（Ｓ）来进行事务处理，该集成电路包括：－至少一个包检查单元（ＰＩＵ），用于检查所述至少一个包的位以确定所述进行的事务处理不需要的位并且用于使所述至少一个被检 查的包的所述不需要的位与相同包的其它位匹配。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：JTMH迪利森，
申请(专利权)人：皇家飞利浦电子股份有限公司，
类型：发明
国别省市：NL[]