一种半导体元件及其形成方法，半导体元件包括基板、第一鳍片、第二鳍片、第一隔离结构、第二隔离结构及栅极结构。第一鳍片自基板的P型区域延伸。第二鳍片自基板的N型区域延伸。第一隔离结构是在P型区域上，且与第一鳍片相邻。第一隔离结构具有底表面及相对的第一侧壁及第二侧壁，其中第一侧壁及第二侧壁连接至底表面，第一圆角是在第一隔离结构的底表面与第一侧壁间，且第一侧壁是实质地平行于第二侧壁。第二隔离结构是在N型区域上方，且与第一鳍片相邻。第一隔离结构比第二隔离结构深。栅极结构在第一隔离结构上方，且覆盖第一鳍片。且覆盖第一鳍片。且覆盖第一鳍片。
【技术实现步骤摘要】
半导体元件及其形成方法
[0001]本揭露内容是有关于一种半导体元件及其形成方法，特别是关于一种具有隔离沟槽的半导体元件及其制造方法。
技术介绍
[0002]晶体管是现代集成电路的元件。为了满足越来越快速度的需求，晶体管的驱动电流是越来越大。为达到此效能的提升，晶体管的栅极长度不断缩小。然而，缩小栅极长度导致不期望的影响(如“短通道效应”)，使栅极的对电流的控制受到损害。短通道效应中有漏极导致通道能障降低(drain
‑
induced barrier lowering，DIBL)及次临限斜率降低，两者均导致晶体管效能下降。
技术实现思路
[0003]本揭露内容提供一种半导体元件，包括基板、第一鳍片、第二鳍片、第一隔离结构、第二隔离结构及栅极结构。基板具有P型区域及N型区域。第一鳍片自基板的P型区域延伸。第二鳍片自基板的N型区域延伸。第一隔离结构在基板的P型区域上，且与第一鳍片相邻。第一隔离结构具有底表面及连接至底表面的相对的第一侧壁及第二侧壁，第一圆角是在第一隔离结构的底表面与第一侧壁间，第一侧壁实质地平行于第二侧壁。第二隔离结构在基板的N型区域上，且与第一鳍片相邻。第一隔离结构比第二隔离结构深。栅极结构在第一隔离结构上方，且覆盖第一鳍片。
[0004]根据一些实施例，提供一种半导体元件，其中此半导体元件包括第一鳍片、第二鳍片、第三鳍片、第一隔离结构、第二隔离结构、第三隔离结构及栅极结构。第一鳍片、第二鳍片及第三鳍片是自基板延伸。第一隔离结构接触第一鳍片及第二鳍片。第二隔离结构接触第二鳍片及第三鳍片，且比第一隔离结构浅。第二隔离结构具有凸面的底表面，第二隔离结构的侧壁是实质地平行于第一隔离结构的侧壁。第三隔离结构接触第三鳍片，比第二隔离结构深。第三隔离结构的底表面相比于第一隔离结构的底表面是倾斜的。栅极结构是在第二鳍片及第一隔离结构、第二隔离结构及第三隔离结构上。
[0005]根据一些实施例，提供一种半导体元件的形成方法包括在基板上方形成遮罩图案。利用该遮罩图案做为一蚀刻遮罩对基板进行第一蚀刻制程，以在基板中形成沟槽。对基板进行第二蚀刻制程，以加深沟槽。用于第二蚀刻制程中的蚀刻气体的氟量是大于用于第一蚀刻制程中的蚀刻气体的氟量。在进行第二蚀刻制程之后，对基板进行第三蚀刻制程，以进一步地加深沟槽加深。用于第三蚀刻制程中的蚀刻气体的氟量是大于用于第二蚀刻制程中的蚀刻气体的氟量。在进行第三蚀刻制程之后，在加深的沟槽中形成隔离结构。栅极结构形成于基板及隔离结构上方。
附图说明
[0006]根据以下详细说明并配合附图阅读，使本揭露的态样获致较佳的理解。需注意的
是，如同业界的标准作法，许多特征仅作示意之用并非按照比例绘示。事实上，为了清楚讨论，许多特征的尺寸可以经过任意缩放。
[0007]图1A至图15D是根据本揭露的一些实施例的集成电路结构形成的中间阶段的透视图及剖面图；
[0008]图15E是图15A中区域M的放大图；
[0009]图16A至图31D是根据本揭露的一些实施例的集成电路结构形成的中间阶段的透视图及剖面图；
[0010]图31E是图31A中区域N的放大图。
[0011]【符号说明】
[0012]12a,12b,12c,13a,13b,13c,42a,42b,42c,43a,43b,43c:基部
[0013]12r,42r:根部
[0014]100,400:集成电路结构
[0015]110:基板
[0016]110A,410A:P型元件区域
[0017]110B,410B:N型元件区域
[0018]120,130:半导体层
[0019]122a,122b,122c,132a,132b,132c:半导体鳍片
[0020]123a,123b,123c,133a,133b,133c:通道部分
[0021]140,140',440,440':隔离层
[0022]142,442:沟槽
[0023]145,145a,145b,145c,145d,145e,445,445a,445b,445c,445d,445e:隔离结构
[0024]150,155,155a,155c,450,455,455a,455c,455e:介电鳍片层
[0025]156:缝
[0026]160,460:虚设栅极结构
[0027]162,462:虚设栅极介电层
[0028]164:虚设栅电极
[0029]166:氧化物遮罩层
[0030]168,314,324:遮罩层
[0031]170,470:栅极间隔壁
[0032]172:第一间隔壁层
[0033]174:第二间隔壁层
[0034]180,480:源极/漏极磊晶结构
[0035]190,490:接触蚀刻停止层
[0036]192,492:气隙
[0037]195,495:层间介电层
[0038]210,510:栅极结构
[0039]212,512:栅极介电层
[0040]214,514:功函数金属层
[0041]216:填充金属
[0042]220:介电盖
[0043]240,540:源极/漏极接触
[0044]294,296,298,592,594,596:聚合物层
[0045]310a,310b,310c,310d,310e,310f,320a,320b,320c,320d,320e,320f:遮罩图案
[0046]312,322:垫层
[0047]405:内间隔壁
[0048]410:基板
[0049]420:磊晶堆叠
[0050]422,424:磊晶层
[0051]422a,422b,432a,432b,432c:鳍片结构
[0052]423a,423b,423c,433a,433b,433c:通道结构
[0053]464:虚设栅电极层
[0054]466,468:层
[0055]472:第一间隔壁层
[0056]474:第二间隔壁层
[0057]516:填充金属层
[0058]520:电盖
[0059]530:金属合金层
[0060]612,622,632,642,712,722,742:底表面
[0061]613a,613b,633a,633b,713a,713b:圆角
[0062]616,624,626,634,636,644,646,714,716,724,726,744,746:侧壁
[0063]A,B,C,D:截面
[0064]a1,a2,a3,a4,a5,a6,a7,a8,b1,b2,b3,b4,b5,b6,b7,b8,c1,c2,c3,c4,c5,c6,c7,c8,d1,d2,本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体元件，其特征在于，包括：一基板，具有一P型区域及一N型区域；一第一鳍片，其中该第一鳍片自该基板的该P型区域延伸；一第二鳍片，其中该第二鳍片自该基板的该N型区域延伸；一第一隔离结构，在该基板的该P型区域上，且与该第一鳍片相邻，其中该第一隔离结构具有一底表面及连接至该底表面的相对的一第一侧壁及一第二侧壁，一第一圆角是在该第一隔离结构的该底表面与该第一侧壁间，该第一侧壁是实质地平行于该第二侧壁；一第二隔离结构，在该基板的该N型区域上，且与该第一鳍片相邻，其中该第一隔离结构比该第二隔离结构深；以及一栅极结构，在该第一隔离结构上方，且覆盖该第一鳍片。2.如权利要求1所述的半导体元件，其特征在于，其中该第一鳍片包括一通道部分及一基部，该基部是在该通道部分下，且该第一隔离结构的该第一侧壁是实质地垂直于该第一鳍片的该基部的一顶表面。3.如权利要求1所述的半导体元件，其特征在于，其中一第二圆角在该第一隔离结构的该底表面与该第二侧壁间。4.如权利要求1所述的半导体元件，其特征在于，进一步包括部分嵌入于该第一隔离结构中的一介电鳍片。5.一种半导体元件，其特征在于，包括：一第一鳍片、一第二鳍片及一第三鳍片，其中该第一鳍片、该第二鳍片及该第三鳍片是自一基板延伸；一第一隔离结构，接触该第一鳍片及该第二鳍片；一第二隔离结构，接触该第二鳍片及该第三鳍片，且比该第一隔离结构浅，其中该第二隔离结构具有一凸面底表面，且该第二隔离结构的一侧壁是实质地平行于该第一隔离结构的一侧壁；一第三隔离结构，接触该...
【专利技术属性】
技术研发人员：黄宪中，许琼文，郭美茹，翁煜庭，林佑齐，王鼎中，陈昭成，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。