具有非对称衬底接触件的2D沟道晶体管结构制造技术

本公开涉及具有非对称衬底接触件的2D沟道晶体管结构。提供了半导体器件及其形成方法。一种方法包括提供具有半导体结构的工件；在半导体结构上方淀积二维(2D)材料层；形成与半导体结构和2D材料层电连接的源极特征和漏极特征，其中源极特征和漏极特征包括半导体材料；并且在二维材料层上方形成栅极结构，该栅极结构介于源极特征和漏极特征之间。栅极结构、源极特征、漏极特征、半导体结构和2D材料层被配置为形成场效应晶体管。半导体结构和2D材料层分别充当源极特征和漏极特征之间的第一沟道和第二沟道。沟道和第二沟道。沟道和第二沟道。

【技术实现步骤摘要】
具有非对称衬底接触件的2D沟道晶体管结构


[0001]本公开涉及具有非对称衬底接触件的2D沟道晶体管结构。

技术介绍

[0002]半导体集成电路(integrated circuit，IC)行业经历了指数级的增长。 IC材料和设计方面的技术进步产生了一代又一代的IC，其中每一代都具有比前一代更小且更复杂的电路。在IC的演进过程中，功能密度(即，每芯片面积的互连器件的数目)一般会增大，而几何尺寸(即，使用制作工艺可以创建的最小组件(或线路))却减小了。这种规模缩小的过程一般通过增大生产效率和降低关联成本而带来益处。这种规模缩小也增大了处理和制造IC的复杂性。例如，随着集成电路(IC)技术向更小的技术节点发展，多栅极器件已被引入，来通过增大栅极
‑
沟道耦合和减小断开状态电流来改善栅极控制。多栅极器件一般是指具有栅极结构或其一部分的器件，被布置在沟道区域的多于一侧上方。在一些示例中，二维材料被用来形成场效应晶体管。随着规模继续缩小，多栅极器件或者具有二维材料的场效应晶体管器件仍然面临各种挑战，例如短沟道效应(short
‑
channeleffect，SCE)，可能无法满足设计目标和器件性能。因此，虽然传统的二维结构一般而言可以满足其预期的目的，但它们并非在所有方面中都是令人满意的。

技术实现思路

[0003]根据本公开的一方面，提供了一种半导体结构，包括：半导体衬底上的介电层；嵌入在所述介电层中的导电特征；布置在所述介电层上的2维 (2D)材料或碳纳米管(CNT)的沟道层；布置在所述沟道层上的栅极堆叠；以及布置在所述栅极堆叠的两侧的源极接触件和漏极接触件，其中，所述源极接触件延伸到所述介电层并且与所述导电特征电连接，并且其中，所述漏极接触件延伸到所述沟道层并且通过所述介电层与所述导电特征隔离。
[0004]根据本公开的一方面，提供了一种半导体结构，包括：半导体衬底上的第一介电膜；嵌入在所述第一介电膜中的金属特征；所述第一介电膜和所述金属特征上的第二介电膜；嵌入在所述第二介电膜中并且落在所述金属特征上的通孔特征；布置在所述第二介电膜上的2维(2D)材料或碳纳米管(CNT)的沟道层；布置在所述沟道层上的栅极堆叠；以及布置在所述栅极堆叠的两侧并且落在所述沟道层上的源极接触件和漏极接触件，其中所述源极接触件在顶视图中与所述通孔特征和所述金属特征重叠，所述漏极接触件在所述顶视图中远离所述通孔特征，并且所述源极接触件通过所述第一介电膜与所述半导体衬底隔离。
[0005]根据本公开的一方面，提供了一种形成半导体结构的方法，所述方法包括：在半导体衬底上淀积第一介电膜；形成嵌入在所述第一介电膜中的金属特征；在所述金属特征和所述第一介电膜上淀积第二介电膜；在所述第二介电膜中形成落在所述金属特征上的通孔特征；在所述第二介电膜和所述通孔特征上淀积2D材料或碳纳米管(CNT)的沟道层；在所述沟道层上形成栅极堆叠；并且形成落在所述沟道层上的源极接触件和漏极接触件，以使得在顶视图中，所述源极接触件与所述通孔特征重叠并且所述漏极接触件远离所述通孔特
征，其中所述源极接触件通过所述第一介电膜与所述半导体衬底隔离。
附图说明
[0006]当与附图一起阅读时，从接下来的详细描述中可以最好地理解本公开。要强调的是，根据行业内的标准做法，各种特征不是按比例绘制的，而只是用于进行说明。事实上，为了论述的清晰，各种特征的尺寸可被任意增大或减小。
[0007]图1根据本公开的一个或多个方面图示了半导体器件的非完整顶视图。
[0008]图2A和图2B根据本公开的一个或多个方面分别图示了图1的半导体器件的沿着AA'和BB'的非完整截面视图。
[0009]图3根据本公开的一个或多个方面图示了制作半导体器件的方法的流程图。
[0010]图4根据本公开的一个或多个方面图示了半导体器件的非完整顶视图。
[0011]图5A
‑
图15A根据本公开的一个或多个方面图示了在各种制作阶段图 4的半导体器件的沿着AA'的非完整截面视图。
[0012]图5B
‑
图15B根据本公开的一个或多个方面图示了在各种制作阶段图 4的半导体器件的沿着BB'的非完整截面视图。
[0013]图16A根据本公开的一个或多个方面图示了半导体器件的非完整顶视图。
[0014]图16B和图16C根据本公开的一个或多个方面分别图示了图16A的半导体器件的沿着AA'和BB'的非完整截面视图。
[0015]图17A根据本公开的一个或多个方面图示了半导体器件的非完整顶视图。
[0016]图17B和图17C根据本公开的一个或多个方面分别图示了图16A的半导体器件的沿着AA'和BB'的非完整截面视图。
[0017]图18A根据本公开的一个或多个方面图示了半导体器件的非完整顶视图。
[0018]图18B和图18C根据本公开的一个或多个方面分别图示了图18A的半导体器件的沿着AA'和BB'的非完整截面视图。
[0019]图19A根据本公开的一个或多个方面图示了半导体器件的非完整顶视图。
[0020]图19B和图19C根据本公开的一个或多个方面分别图示了图19A的半导体器件的沿着AA'和BB'的非完整截面视图。
[0021]图20A根据本公开的一个或多个方面图示了半导体器件的非完整顶视图。
[0022]图20B和图20C根据本公开的一个或多个方面分别图示了图20A的半导体器件的沿着AA'和BB'的非完整截面视图。
[0023]图21A根据本公开的一个或多个方面图示了半导体器件的非完整顶视图。
[0024]图21B和图21C根据本公开的一个或多个方面分别图示了图21A的半导体器件的沿着AA'和BB'的非完整截面视图。
[0025]图22根据本公开的一个或多个方面图示了制作半导体器件的方法的流程图。
[0026]图23根据本公开的一个或多个方面图示了半导体器件的非完整顶视图。
[0027]图24A
‑
图33A根据本公开的一个或多个方面图示了在各种制作阶段图23的半导体器件的沿着AA'的非完整截面视图。
[0028]图24B
‑
图33B根据本公开的一个或多个方面图示了在各种制作阶段图 23的半导体器件的沿着BB'的非完整截面视图。
[0029]图34A根据本公开的一个或多个方面图示了半导体器件的非完整顶视图。
[0030]图34B和图34C根据本公开的一个或多个方面分别图示了图34A的半导体器件的沿着AA'和BB'的非完整截面视图。
[0031]图35A根据本公开的一个或多个方面图示了半导体器件的非完整顶视图。
[0032]图35B和图35C根据本公开的一个或多个方面分别图示了图35A的半导体器件的沿着AA'和BB'的非完整截面视图。
[0033]图36A根据本公开的一个或多个方面图示了半导体器件的非本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，包括：半导体衬底上的介电层；嵌入在所述介电层中的导电特征；布置在所述介电层上的2维(2D)材料或碳纳米管(CNT)的沟道层；布置在所述沟道层上的栅极堆叠；以及布置在所述栅极堆叠的两侧的源极接触件和漏极接触件，其中，所述源极接触件延伸到所述介电层并且与所述导电特征电连接，并且其中，所述漏极接触件延伸到所述沟道层并且通过所述介电层与所述导电特征隔离。2.如权利要求1所述的半导体结构，其中，所述源极接触件延伸穿过所述沟道层并且连续延伸到所述导电特征。3.如权利要求2所述的半导体结构，其中所述介电层包括夹着所述导电特征的第一介电膜和第二介电膜；并且所述源极接触件通过所述第一介电膜与所述半导体衬底隔离。4.如权利要求3所述的半导体结构，其中，所述源极接触件延伸到所述导电特征中。5.如权利要求3所述的半导体结构，其中，所述源极接触件和所述漏极接触件包括共面的顶表面和不平齐的底表面。6.如权利要求5所述的半导体结构，其中所述栅极堆叠跨越在第一边缘和第二边缘之间；所述第一边缘与所述源极接触件相邻，并且所述第二边缘与所述漏极接触件相邻；并且所述导电特征横向延伸到所述栅极堆叠的第二边缘。7.如权利要求6所述的半导体结构，其中，所述导电特征包括与所述栅极堆叠的第二边缘对齐的边缘。8.如权利要求3所述的半...

【专利技术属性】
技术研发人员：钟政庭，陈建宏，马哈维，陈豪育，蔡劲，程冠伦，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：