具有环绕接触的纳米片晶体管制造技术

实施例包括一种形成半导体器件的方法和所得器件。该方法可以包括在分层的纳米片的半导体层的暴露的部分上形成源极/漏极。该方法可以包括在源极/漏极上形成牺牲材料。该方法可以包括形成覆盖牺牲材料的电介质层。该方法可以包括利用接触衬垫代替牺牲材料。半导体器件可以包括第一栅极纳米片堆叠和第二栅极纳米片堆叠。半导体器件可以包括与第一纳米片堆叠接触的第一源极/漏极和与第二纳米片堆叠接触的第二源极/漏极。半导体器件可以包括位于第一源极/漏极与第二源极/漏极之间的源极/漏极电介质。半导体器件可以包括与第一源极/漏极、第二源极/漏极以及源极/漏极电介质接触的接触衬垫。接触衬垫。接触衬垫。

【技术实现步骤摘要】
具有环绕接触的纳米片晶体管


[0001]本专利技术涉及半导体结构，并且更具体地，涉及在体材料上形成纳米片晶体管。

技术介绍

[0002]鳍式场效应晶体管(FinFET)是新兴技术，其可提供对22纳米节点处和以下的场效应晶体管(FET)缩放问题的解决方案。FinFET结构可以包括在半导体鳍中的每个半导体鳍的至少两侧上栅极的至少窄半导体鳍，以及在栅极的相对侧上与鳍相邻的源极区和漏极区。具有n型源极和漏极区的FinFET结构可以被称为nFETFET，而具有p型源极和漏极区的FinFET结构可以被称为pFETFET。
[0003]场效应晶体管的通道区中的电子传输的控制程度是确定泄漏电流的水平的主要因素。诸如在纳米片场效应晶体管中的环绕式栅极是增强场效应晶体管的通道区中的电子传输的控制的配置。然而，集成方案采用绝缘体上半导体(SOI)衬底增加了生产成本，因为SOI衬底比体衬底更昂贵。

技术实现思路

[0004]实施例包括一种形成半导体器件的方法。该方法可以包括在分层的纳米片的半导体层的暴露的部分上形成源极/漏极，其中分层的纳米片包括多个层。该方法可以包括在源极/漏极上形成牺牲(sacrificial)材料。该方法可以包括形成覆盖牺牲材料的电介质层。该方法可以包括去除牺牲材料以形成接触空隙。该方法可以包括将接触衬垫沉积到接触空隙中。
[0005]实施例包括半导体器件。半导体器件可以包括第一栅极纳米片堆叠。半导体器件可以包括第二栅极纳米片堆叠。半导体器件可以包括与第一纳米片堆叠接触的第一源极/漏极。半导体器件可以包括与第二纳米片堆叠接触的第二源极/漏极。半导体器件可以包括位于第一源极/漏极与第二源极/漏极之间的源极/漏极电介质。半导体器件可以包括与第一源极/漏极、第二源极/漏极以及源极/漏极电介质接触的接触衬垫。
附图说明
[0006]图1示出了根据示例性实施例的穿过纳米片堆叠的栅极，其中x轴和y轴描述了用于以下附图的截面；
[0007]图2A示出了根据示例性实施例的沿着起始衬底的x轴的截面图，其中起始衬底具有牺牲材料和半导体材料的交替层；
[0008]图2B示出了根据示例性实施例的沿着起始结构的y轴的截面图，其中起始结构具有在衬底上形成为鳍的牺牲材料和半导体材料的交替层，其中STI将每个鳍分开；
[0009]图3A示出了根据示例性实施例的沿x轴形成伪栅极和栅极间隔物的截面图；
[0010]图3B示出了根据示例性实施例的沿y轴形成伪栅极和栅极间隔物的截面图；
[0011]图4A示出了根据示例性实施例的沿x轴在纳米片区中形成间隔物的截面图；
[0012]图4B示出根据示例性实施例的沿y轴在纳米片区中形成间隔物的截面图；
[0013]图5A示出了根据示例性实施例的沿着x轴形成源极/漏极和牺牲源极/漏极材料的截面图；
[0014]图5B示出了根据示例性实施例的沿着y轴形成源极/漏极和牺牲源极/漏极材料的截面图；
[0015]图6A示出了根据示例性实施例的沿电介质层的沉积的x轴的截面图；
[0016]图6B示出了根据示例性实施例的沿电介质层的沉积的y轴的截面图；
[0017]图7A示出了根据示例性实施例的沿着x轴形成源极/漏极电介质的截面图；
[0018]图7B示出了根据示例性实施例的沿着y轴形成源极/漏极电介质的的截面图；
[0019]图8A示出了根据示例性实施例的沿x轴沉积层间电介质的截面图；
[0020]图8B示出了根据示例性实施例的沿y轴沉积层间电介质的截面图；
[0021]图9A示出了根据示范性实施例的沿着x轴形成替代金属栅极的截面图；
[0022]图9B示出了根据示范性实施例的沿着y轴形成替代金属栅极的截面图；
[0023]图10A示出了根据示例性实施例的沿着x轴去除层间电介质的面图；
[0024]图10B示出了根据示例性实施例的沿着y轴去除层间电介质的截面图；
[0025]图11A示出了根据示例性实施例的沿着x轴去除牺牲源极/漏极层的截面图；
[0026]图11B示出了根据示例性实施例的沿着y轴去除牺牲源极/漏极层的截面图；
[0027]图12A示出了根据示范性实施例的沿着x轴形成接触衬垫的截面图；
[0028]图12B示出了根据示范性实施例的沿着y轴形成接触衬垫的截面图；
[0029]图13A示出了根据示例性实施例的沿着x轴形成电接触的截面图；以及
[0030]图13B示出了根据示例性实施例的沿着y轴形成电接触的截面图。
[0031]附图的元素不一定按比例绘制，并且不旨在描绘本专利技术的具体参数。为了清楚和容易说明，元素的尺寸可能被夸大。应当参考详细描述以获得精确的尺寸。附图仅旨在描述本专利技术的典型实施例，因此不应被认为是对本专利技术范围的限制。在附图中，类似的附图标记表示类似的元素。
具体实施方式
[0032]现在将参考附图在本文中更全面地描述示例性实施例，在附图中示出了示例性实施例。然而，本公开可以以许多不同的形式来实施，并且不应被解释为限于本文阐述的示例性实施例。相反，提供这些示例性实施例是为了使本公开透彻和完整，并且将本公开的范围传达给本领域技术人员。在描述中，可以省略已知的特征和技术的细节，以避免不必要地模糊所呈现的实施例。
[0033]为了下文描述的目的，诸如“上”、“下”、“右”、“左”、“竖直”、“水平”、“顶部”、“底部”及其派生词的术语应当与如附图中所定向的所公开的结构和方法有关。诸如“上方”、“覆盖”、“顶上”、“在顶部上”、“位于”或“位于顶上”的术语意味着诸如第一结构的第一元素存在于诸如第二结构的第二元素上，其中诸如界面结构的中间元素可以存在于第一元素和第二元素之间。术语“直接接触”是指第一元素(诸如，第一结构)和第二元素(诸如，第二结构)在两个元素的界面处没有任何中间导电、绝缘或半导体层的情况下连接。术语基本上、基本上类似或大约是指其中长度、高度或取向的差异在明确叙述(例如，短语没有基本上类
似的术语)和基本上类似的变化之间传达无实际差异的情况。在一个实施例中，实质(及其导数)表示对于类似器件的一般接受的工程或制造公差的差异，高达例如10％的值偏差或10
°
的角度偏差。
[0034]为了不模糊本专利技术的实施例的呈现，在以下详细描述中，本领域已知的一些处理步骤或操作可能已经被组合在一起以用于呈现和用于说明目的，并且在一些实例中，可能没有被详细描述。在其它情况下，可能根本不描述本领域已知的一些处理步骤或操作。应当理解，下面的描述更集中于本专利技术的各种实施例的区别特征或元素。
[0035]随着CMOS尺寸的持续缩小，在降低芯片的源极/漏极与布线之间的接触电阻(这可以通过增加元素之间的接触表面积来实现)和降低栅极到源极/漏极的电容之间存在着持续的折衷，当更多的金属(或导电材料)位于源极/漏极区域中时会出现该折衷。虽然先前已经使用了环绕接触，但是本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，包括：第一栅极纳米片堆叠；第二栅极纳米片堆叠；与所述第一纳米片堆叠接触的第一源极/漏极；与所述第二纳米片堆叠接触的第二源极/漏极；位于所述第一源极/漏极与所述第二源极/漏极之间的源极/漏极电介质；以及接触衬垫，所述接触衬垫与所述第一源极/漏极、所述第二源极/漏极以及所述源极/漏极电介质接触。2.根据权利要求1所述的结构，其中所述接触衬垫的厚度为约1纳米至约10纳米。3.根据权利要求1所述的结构，其中，所述第一源极/漏极的位于所述第一纳米片堆叠的纳米片上的部分不与所述第一源极/漏极的位于所述纳米片堆叠的相邻纳米片上的部分接触。4.根据权利要求1所述的结构，其中所述第一源极/漏极与所述第二源极/漏极接触。5.根据权利要求1所述的结构，其中所述第一源极/漏极不与所述第二源极/漏极接触。6.根据权利要求5所述的结构，其中所述接触衬垫是与所述第一源极/漏极以及所述第二源极/漏极接触的邻接层。7.根据权利要求1所述的结构，其中所述源极/漏极电介质与栅极间隔物接触，其中所述栅极间隔物位于所述第一纳米片堆叠的纳米片与所述纳米片堆叠的相邻纳米片之间。8.一种形成半导体器件的方法，所述方法包括：在分层的纳米片的半导体层的暴露部分上形成源极/漏极，其中所述分层的纳米片包括多个层；在所述源极/漏极上形成牺牲材料；形成覆盖所述牺牲材料的电介质层；去除所述牺牲材料以形成接触空隙；以及将接触衬垫沉积到所述接触空隙中。9.根据权利要求7所述的方法，其中所述接触衬垫的材料包括硅化物。10.根据权利要求7所述的方法，其中所述接触衬垫的厚度为约1纳米至约10纳米。11.根据权利要求7所述的方法，其中，所述源极/漏极的位于所述多个层中的层上的部分不...

【专利技术属性】
技术研发人员：J，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：