一种半导体器件，包括：衬底；有源图案，在衬底上沿第一方向延伸；第一纳米片和第二纳米片，堆叠在有源图案上以在竖直方向上彼此间隔开；栅电极，在有源图案上沿第二方向延伸，栅电极围绕第一纳米片和第二纳米片中的每一个；源极/漏极区域，在栅电极的至少一侧；以及内部间隔物，在栅电极和源极/漏极区域之间，内部间隔物包括在有源图案和第一纳米片之间的第一内部间隔物和在第一纳米片和第二纳米片之间的第二内部间隔物，第二内部间隔物具有与第一纳米片相邻的第一部分和与第二纳米片相邻的第二部分，第一部分比第二部分宽。第一部分比第二部分宽。第一部分比第二部分宽。
【技术实现步骤摘要】
半导体器件
[0001]相关申请的交叉引用
[0002]2020年12月24日在韩国知识产权局提交的题为：“半导体器件”的韩国专利申请No.10
‑
2020
‑
0182782通过引用整体并入本文。
[0003]本公开涉及一种半导体器件，并且更具体地，涉及一种包括多桥沟道场效应晶体管(MBCFET
TM
)的半导体器件。
技术介绍
[0004]作为提高半导体器件的密度的缩小技术之一，在衬底上形成具有鳍状或纳米线状硅体的多栅极晶体管，并且在硅体的表面上形成栅极。由于这种多栅极晶体管利用三维沟道，因此容易进行缩小。另外，即使不增加多栅极晶体管的栅极长度，也可以改善电流控制能力。此外，可以有效地抑制其中沟道区域的电位受漏极电压影响的短沟道效应(SCE)。
技术实现思路
[0005]根据本公开的示例性实施例，提供了一种半导体器件，包括：衬底；在衬底上沿第一方向延伸的有源图案；堆叠在有源图案上以在竖直方向上彼此间隔开的第一纳米片和第二纳米片；栅电极，在有源图案上沿不同于第一方向的第二方向延伸并围绕第一纳米片和第二纳米片中的每一个；布置在栅电极的至少一侧的源极/漏极区域；以及多个内部间隔物，布置在栅电极和源极/漏极区域之间，并且包括布置在有源图案和第一纳米片之间的第一内部间隔物以及布置在第一纳米片和第二纳米片之间的第二内部间隔物，其中第二内部间隔物包括与第一纳米片相邻的第一部分和与第二纳米片相邻的第二部分，并且其中第二内部间隔物的第一部分在第一方向上的宽度大于第二内部间隔物的第二部分在第一方向上的宽度。
[0006]根据本公开的示例性实施例，提供了一种半导体器件，包括：衬底；在衬底上沿第一方向延伸的有源图案；堆叠在有源图案上以在竖直方向上彼此间隔开的多个纳米片；栅电极，在有源图案上沿不同于第一方向的第二方向延伸并围绕多个纳米片中的每一个；布置在栅电极的至少一侧的源极/漏极区域；多个内部间隔物，布置在栅电极与源极/漏极区域之间并延伸到源极/漏极区域中；以及源极/漏极接触，布置在源极/漏极区域上、延伸到源极/漏极区域中、且在第一方向上与布置在多个内部间隔物的最上方部分处的最上方内部间隔物交叠，其中，最上方内部间隔物包括第一部分和布置在第一部分的上表面上的第二部分，并且其中最上方内部间隔物的第一部分与源极/漏极接触之间在第一方向上的第一间距小于最上方内部间隔物的第二部分与源极/漏极接触之间在第一方向上的第二间距。
[0007]根据本公开的示例性实施例，提供了一种半导体器件，包括：限定NMOS区域和PMOS区域的衬底；第一多个纳米片，在衬底的NMOS区域上沿第一方向延伸并且被堆叠以在竖直
方向上彼此间隔开；第二多个纳米片，在衬底的PMOS区域上沿第一方向延伸并且被堆叠以在竖直方向上彼此间隔开；第一栅电极，在衬底的NMOS区域上沿与第一方向不同的第二方向延伸并围绕第一多个纳米片中的每一个；第二栅电极，在衬底的PMOS区域上沿第二方向延伸并围绕第二多个纳米片中的每一个；布置在第一栅电极的至少一侧的第一源极/漏极区域、布置在第二栅电极的至少一侧的第二源极/漏极区域、以及第一多个内部间隔物，布置在第一栅电极和第一源极/漏极区域之间并延伸到第一源极/漏极区域中，其中，布置在第一多个内部间隔物的最上方部分上的第一最上方内部间隔物包括第一部分和布置在第一部分的上表面上的第二部分，并且其中第一最上方内部间隔物的第一部分在第一方向上的宽度大于第一最上方内部间隔物的第二部分在第一方向上的宽度。
附图说明
[0008]通过参照附图详细描述示例性实施例，特征对于本领域技术人员将变得清楚，在附图中：
[0009]图1是根据一些实施例的半导体器件的布局图；
[0010]图2是沿图1的A
‑
A
’
线的截面图；
[0011]图3是图2的区域R1的放大图；
[0012]图4是沿图1的B
‑
B
’
线的截面图；
[0013]图5至图13是根据一些实施例的制造半导体器件的方法的中间阶段图；
[0014]图14是根据一些其他实施例的半导体器件的放大图；
[0015]图15是根据一些其他实施例的半导体器件的放大图；
[0016]图16是根据一些其他实施例的半导体器件的放大图；
[0017]图17是根据一些其他实施例的半导体器件的截面图；
[0018]图18是图17的区域R2的放大图；
[0019]图19是根据一些其他实施例的半导体器件的截面图；
[0020]图20是图19的区域R3的放大图；
[0021]图21是根据一些其他实施例的半导体器件的放大图；
[0022]图22是示出了根据一些其他示例性实施例的半导体器件的布局图；
[0023]图23是沿图22的A
‑
A
’
线和C
‑
C
’
线的截面图；
[0024]图24是根据一些其他实施例的半导体器件的截面图；以及
[0025]图25是根据一些其他实施例的半导体器件的截面图。
具体实施方式
[0026]图1是根据本公开的一些实施例的半导体器件的布局图。图2是沿图1的A
‑
A
′
线截取的截面图，图3是图2的区域R1的放大图，且图4是沿图1的B
‑
B
’
线截取的截面图。
[0027]参照图1至图4，根据本公开一些实施例的半导体器件可以包括衬底100；第一有源图案101；第二有源图案102；场绝缘膜105；第一纳米片NW1至第六纳米片NW6；第一栅电极110；栅极绝缘膜111；外部间隔物112；封盖图案113；第二栅电极120；第一至第三内部间隔物131、132和133；源极/漏极区域140；层间绝缘膜150；源极/漏极接触160和硅化物膜165。
[0028]例如，衬底100可以是硅衬底或绝缘体上硅(SOI)。在另一个实施例中，衬底100可
以包括硅锗、绝缘体上硅锗(SGOI)、锑化铟、铅碲化合物、砷化铟、磷化铟、砷化镓和/或锑化镓。有源区域AR可以在竖直方向DR3上从衬底100突出。如图4所示，有源区域AR可以由深沟槽DT限定。
[0029]参照图1和图4，第一有源图案101可以在有源区域AR上沿第一方向DR1延伸。第一有源图案101可以从有源区域AR突出。第二有源图案102可以在有源区域AR上沿第一方向DR1延伸。第二有源图案102可以在与第一方向DR1不同的第二方向DR2上与第一有源图案101间隔开。第二有源图案102可以从有源区域AR突出。
[0030]在一些实施例中，第一有源图案101和第二有源图案102中的每一个可以是例如鳍状图案。第一有源图案101和第二有源图案102中的每一个可以用作晶体管的沟道图案。尽管图1示出了两个有源图案101和本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体器件，包括：衬底；有源图案，在所述衬底上沿第一方向延伸；第一纳米片和第二纳米片，堆叠在所述有源图案上以在竖直方向上彼此间隔开；栅电极，在所述有源图案上沿不同于所述第一方向的第二方向延伸，所述栅电极围绕所述第一纳米片和所述第二纳米片中的每一个；源极/漏极区域，在所述栅电极的至少一侧；以及内部间隔物，在所述栅电极和所述源极/漏极区域之间，所述内部间隔物包括：第一内部间隔物，在所述有源图案和所述第一纳米片之间，以及第二内部间隔物，在所述第一纳米片和所述第二纳米片之间，所述第二内部间隔物具有：第一部分，与所述第一纳米片相邻，以及第二部分，与所述第二纳米片相邻，所述第二内部间隔物的所述第一部分在所述第一方向上的宽度大于所述第二内部间隔物的所述第二部分在所述第一方向上的宽度。2.根据权利要求1所述的半导体器件，还包括：在所述源极/漏极区域上并延伸到所述源极/漏极区域中的源极/漏极接触，在所述第一方向上所述第二内部间隔物的所述第一部分与所述源极/漏极接触之间的第一间距小于在所述第一方向上所述第二内部间隔物的所述第二部分与所述源极/漏极接触之间的第二间距。3.根据权利要求2所述的半导体器件，其中，所述源极/漏极接触的下表面与所述第二内部间隔物的下表面在同一平面上。4.根据权利要求2所述的半导体器件，其中，所述源极/漏极接触的下表面与所述第一内部间隔物的下表面在同一平面上。5.根据权利要求1所述的半导体器件，其中，所述第二内部间隔物的所述第一部分的至少一部分延伸到所述源极/漏极区域中，所述第二内部间隔物的所述第二部分在所述第一纳米片和所述第二纳米片之间。6.根据权利要求1所述的半导体器件，其中，所述第二内部间隔物的所述第一部分的至少一部分延伸到所述源极/漏极区域中，所述第二内部间隔物的所述第一部分的延伸到所述源极/漏极区域中的所述至少一部分在竖直方向上不与所述第二内部间隔物的所述第二部分交叠。7.根据权利要求1所述的半导体器件，其中，所述第一内部间隔物的至少一部分延伸到所述源极/漏极区域中。8.根据权利要求1所述的半导体器件，其中，所述第二内部间隔物的所述第二部分的侧壁与所述第二纳米片的侧壁具有连续的斜坡轮廓。9.根据权利要求1所述的半导体器件，其中：所述第一内部间隔物包括与所述有源图案相邻的第一部分和与所述第一纳米片相邻的第二部分，并且所述第一内部间隔物的所述第一部分在所述第一方向上的宽度大于所述第一内部间隔物的所述第二部分在所述第一方向上的宽度。10.根据权利要求1所述的半导体器件，其中：
所述第二内部间隔物的所述第一部分的至少一部分和所述第二内部间隔物的所述第二部分的至少一部分中的每一个延伸到所述源极/漏极区域中，并且所述第二内部间隔物的所述第二部分的侧壁与所述第二内部间隔物的所述第一部分的侧壁具有连续的斜坡轮廓。11.根据权利要求1所述的半导体器件，其中所述第二纳米片的侧壁比所述第二内部间隔物的所述第二部分的侧壁向所述栅电极凹陷更多。12.一种半导体器件，包括：衬底；有源图案，在所述衬底上沿第一方向延伸；纳米片，堆叠在所述有源图案上以在竖直方向上彼此间隔开；栅电极，在所述有源图案上沿不同于所述第一方向的第二方向延...
【专利技术属性】
技术研发人员：高明东，申宇哲，郑秀真，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。