电流模式逻辑-互补金属氧化物半导体转换器制造技术

一种电流模式逻辑（ＣＭＬ）－互补金属氧化物半导体（ＣＭＯＳ）转换器，在用于将ＣＭＬ电平信号转换成ＣＭＯＳ电平信号的过程中防止占空比变化，以稳定地操作。ＣＭＬ－ＣＭＯＳ转换器包括：参考电平偏移单元，其被配置成接收在第一参考电平周围摆动的ＣＭＬ信号，以便将摆动参考电平偏移到第二参考电平；以及放大单元，其被配置成放大所述参考电平偏移单元的输出信号，以便将所放大的信号输出为ＣＭＯＳ信号。

【技术实现步骤摘要】
电流模式逻辑-互补金属氧化物半导体转换器相关申请的交叉引用本专利技术要求于2007年9月4日提交的韩国专利申请 No.10-2007-0089532的优先权，该申请通过引用全部结合于此。
技术介绍
本专利技术涉及半导体器件，更特别地，涉及用于将电流模式逻辑(CML) 电平信号转换成互补金属氧化物半导体(CMOS)电平信号的CML-CMOS 转换器。更具体地，本专利技术涉及能够在转换过程中防止占空比变化的 CML-CMOS转换器。在半导体器件中，CML电平信号通常用作高速信号如时钟信号的输 7W输出(1/0)接口信号。CML电平是指由预定直流(DC)电平或指定 参考确定的平均电平。CML电平信号是在称为CML电平的预定DC电 平周围以预定振幅或预定摆动范围切换的信号。例如，在用于输A/输出CML电平信号的装置中，当电源电压(VDD) 电平为1.5V且地电压(VSS)电平为0V时，CML电平信号的CML电 平为1.25V且其摆动范围为0.5V。由于在用于输>^/输出CML电平信号的装置中CML电平信号的摆动 范围与电源电压(VDD)电平和地电压(VSS)电平之间的差相比相对较 小，所以，用于输V输出CML电平信号的装置能够以相对较4氐的电源工 作，并且能够以GHz或几十GHz的极高切换速度工作。由于用于输V输出CML电平信号的装置同时传递具有不同相位的 两个信号，所以，其对在信号传递时产生的噪声不敏感.但是，由于相对 较小的摆动范围，CML电平信号不能用于根据电压电平来确定数据的逻 辑电平的装置。也就是说，CML电平信号能用于时钟信号，但是不能用 于其它数据信号。因此，具有相对较大摆动范围的CMOS电平信号被用于用来输入/ 输出数据信号的装置。类似于CML电平，CMOS电平是指由预定DC电平或特定参考确定的平均电平。CMOS电平信号是在称为CMOS电平的 预定DC电平周围以预定振幅或预定摆动范围切换的信号，CMOS电平信号在基于参考电平的振幅或摆动范围方面与CML电 平信号不同。在以上示例中，当CML电平信号的摆动范围大约为0.5V时，CMOS 电平信号主要为全摆动信号，其在输入到装置的电源电压(VDD)与地 电压VSS之间摆动，且因此与CML电平信号相比具有相对较大的摆动 范围。例如，在上述装置中，当电源电压VDD电平为1.5V且地电压VSS 电平为0V时，CMOS电平信号具有在0.75V的CMOS电平周围的1.5V 的摆动范围。当然，CMOS电平信号不一定是全摆动信号。但是，由于CMOS电 平主要用于输V输出数据信号，所以，其具有在电压电平发生变化的情 况下足够确切地确定逻辑电平的振幅或摆动范围。同时，当数据信号从半导体器件，尤其是同步动态随机访问存储器 (SDRAM)输出时，该数据信号通常与时钟同步。类似地，当数据信号 被输入SDRAM时，该数据信号应该与时钟同步。也就是说，如上所述， 在CMOS电平周围摆动的数据信号应与在CML电平周围摆动的时钟信 号同步，以便执行输入或输出操作。因此，SDRAM的输AJ输出緩冲器包括用于将CML电平信号转换成 CMOS电平信号的CML-CMOS转换器。图1是用于将CML电平信号转换成CMOS电平信号的常规 CML-CMOS转换器的电路图。参考图1，常规CML-CMOS转换器100 具有通常的OP放大器的结构。具体而言，CML-CMOS转换器100包括第一 NMOS晶体管Nl、第 二 NMOS晶体管N2、第三NMOS晶体管N3以及第一 PMOS晶体管PI 和第二 PMOS晶体管P2。第一 NMOS晶体管Nl具有接收CML电平信 号CML一S的栅极、连接到驱动节点DN的漏极和连接到公共节点COMN 的源极。、一 NMOS晶体管Nl响应于CML电平信号CML一S控制在驱 动节点DN与公共节点COMN之间流过的电流的量。第二 NMOS晶体管 N2具有接收CML电平反相信号CML一SB的栅极、连接到输出节点 OUT_ND的漏极和连接到公共节点COMN的源极。第二 NMOS晶体管 N2响应于CML电平反相信号CML—SB控制在输出节点OUT一ND与公 共节点C'OMN之间流过的电流的量。第三NMOS晶体管N3具^"接收偏 压BIAS的栅极、连接到公共节点COMN的漏极和连接到地电压(VSS ) 端子的源极。第三NMOS晶体管N3响应于偏压BIAS控制y〉共节点 COMN与地电压VSS端子之间的连接，以将吸收电流(sink current)提 供给公共节点COMN。第一 PMOS晶体管PI和第二 PMOS晶体管P2 以电流镜结构连接在驱动节点DN与输出节点OUT一ND之间，以将源电 流提供给驱动节点DN和输出节点OUT一ND,且同时进行控制，使得相 同量的电5/L^其中流过。现在，将描述用于将CML电平信号转换成CMOS电平信号的常规 CML-CMOS转换器100的操作。第一 NMOS晶体管Nl和第二 NMOS晶体管N2分别响应于CML 电平信号CML一S的电平和CML电平反相信号CML_SB的电平来控制 在驱动节点DN与公共节点COMN之间流过的电流的量以及在输出节点 OUT—ND与ziS共节点COMN之间流过的电流的量。CML电平信号 CML一S的电平始终具有与CML电平反相信号CML一SB的电平相反的相 位。因此，当CML电平信号CML一S的电平增加时，CML电平及j目信 号CMI^SB减小。因此，第一NMOS晶体管Nl的驱动力增加，从而增 加在驱^节点DN与7〉共节点COMN之间流过的电流的量，而第二 NMOS晶体管的驱动力减小，从而减小在输出节点OUT一ND与公共节点 COMN之间流过的电流的量。也就是说，驱动节点DN的电压电平减小， 而输出节点OUT—ND的电压电平增加。另一方面，当CML电平信号CML一S的电平减小时，CML电平反 相信号CML一SB的电平增加。因此，在驱动节点DN与公共节点COMN 之间流过的^流的量减小，而在输出节点OUT一ND与公共节点COMN 之间流过的电流的量增加。也就il说，驱动节点DN的电压电平增加，而 输出节点OUT一ND的电压电平减小。CML-CMOS转换器100将CML电平信号CML—S放大多达由其内 部晶体管(第一到第三NMOS晶体管Nl、 N2和N3以及第一 PMOS晶 体管PI和第二 PMOS晶体管P2 )的大小所确定的放大率，以输出放大 信号作为CMOS电平信号CMOS_S。但是，因为CML-CMOS转换器100被提供电源电压VDD和地电压 VSS，所以通过输出节点OUT ND输出的CMOS电平信号CMOS_S的电平不能偏离电源电压VDD与地电压VSS之间的电平。同时，由于用于 将吸收电流提供给公共节点COMN的第三NMOS晶体管N3的阈值电压 VTH，通过输出节点OUT_ND输出的CMOS电平信号CMOS—S的电平 不能减小到低于地电压VSS电平加上第三NMOS晶体管N3的阈值电压 VTH电平。也就是说，通过CML-CMOS转换器100的输出节点OUT—ND输出 的CMOS电平信号CMOS一S具有如图2所示的波形。图2是根据图1的常规CML-CMOS转换器的操作的信号的时序图。参考图2，在根据常规CML-CMO本文档来自技高网...

【技术保护点】
一种电流模式逻辑（ＣＭＬ）－互补金属氧化物半导体（ＣＭＯＳ）转换器，包括：　参考电平偏移单元，其被配置成接收在第一参考电平周围摆动的ＣＭＬ信号，以将摆动参考电平偏移到第二参考电平；以及　放大单元，其被配置成放大所述参考电平偏移单元的输出信号，以将所放大的信号输出为ＣＭＯＳ信号。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：金敬勋，权大汉，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]