用于设置集成电路的操作模式的方法和集成电路技术

一种将集成电路（ＩＣ，ＩＣ２）设置到至少两种预定的独立操作模式的其中之一的方法，其中该电路（ＩＣ）包括至少两根信号连线（Ａ０－Ａ３）； －设置信号输入端（Ｍ），它根据接收的预定信号序列（ＳＭ１）将电路（ＩＣ）设置为由所述序列（ＳＭ１）指示的预定操作模式，其中该电路（ＩＣ）还包括 －控制信号输入端（Ｒ），它根据接收的控制信号（ＳＲ１）将电路（ＩＣ）设置到一设置模式，在该设置模式中每根信号连线（Ａ０－Ａ３）传送不同的预定信号序列（ＳＡ０－ＳＡ３），并且其中，该方法包括下列方法步骤： －选择所述操作模式的其中之一； －将所述信号连线（Ａ０－Ａ３）的其中之一连接到所述设置信号输入端（Ｍ），其中，在所述设置模式中该信号连线（Ａ３）发送一信号序列（ＳＡ３），当在该设置信号输入端（Ｍ）上接收时，该信号序列指示所选择的操作模式； －接收在所述控制信号输入端（Ｒ）上的控制信号（ＳＲ１），以便该电路（ＩＣ）被设置到所述设置模式，并且所述信号序列（ＳＡ３）在所述设置信号输入端（Ｍ）上被接收；以及 －设置该电路（ＩＣ）到由该信号序列（ＳＡ３）指示的操作模式，其中每根信号连线（Ａ０－Ａ３）根据所选择的操作模式工作。（*该技术在2016年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及用于设置一集成电路的操作模式的方法和装置，该集成电路根据所选择的操作模式执行不同的功能。
技术介绍
描述能够执行不同功能的集成电路变得越来越常见，在其中含有集成电路的设备相对于电流消耗通常需要紧凑和有效。将这种设备的部件加入到集成电路中时能够遇到这样的需求。加入到集成电路中的功能越多，电路就越大。此外，在不同的应用中采用一个并且相同的电路，其中该相同的电路执行不同功能，这通常是有益的。为了这种电路能够工作，就需要能将电路设置为不同的操作模式。对于将这种电路设置成各个操作模式，早期的解决方法包括专门采用一些电路安装设置信号输入，这些输入只控制电路的设置。例如用一开关，通过将一低或高信号电平，例如信号地或工作电压分别加到这些输入上，一信号电平就被加到这些输入上。所加的信号电平在一预定时刻。通常是在起动时读入电路并且被理解为一种操作模式。在上述方法的发展中，产生的结果是，能够在信号连线已经用作设置信号输入后在正常操作中使用这些信号连线，这些信号连线通过电阻性的介质耦合到前述的信号电平。这就使这些信号连线在设置过程结束之后能够用于正常操作中，而不必冒短路的危险。这种解决方法的问题是，需要只用于设置功能的专门的许多信号连线和许多连接引线。在目前的设备中能够用于容纳电子器件的空间非常有限，这就意味着，电路需要的连接引线的数量越大，则满足紧凑设备的需要就变得越困难。对于电阻负载的设置信号输入，实际中存在的另一问题是，在模式设置过程结束的情况下，当该电路在所述信号上接收或发送信号时，电流将流过所述电阻，其结果是增加了功耗，这将导致，例如，不能满足设备紧凑的需要，尤其是当设备由一空间消耗电池供电时的情况。美国专利说明书No.4,902,917提供了一种至少部分地避免上述问题的方法，在该专利中，一集成电路通过发送至少两个不同的设置信号中的一个信号到一设置信号输入端而设置其操作模式。所述不同的设置信号从该集成电路上的时钟信号输出端获得。送到该设置信号输入端的时钟信号，例如通过采用一多路开关的输出选择而被选择。这种解决方法的一个缺点是，在操作模式已经设置之后，发送时钟信号的所述信号输出不能与除时钟信号之外的任何信号一起使用。专利技术概述与公知的解决方法相关的问题是，利用信号输出端发送信号序列至一设置信号输入端而设置操作模式，其中的信号序列在设置该操作模式后不改变。因此，当将电路设置至一操作模式时人们要依赖所述信号输出的正常功能。根据本专利技术的方法，通过选择电路信号连线的其中之一连线并将该连线与设置信号输入相耦合。然后电路继续处于设置模式，在该设置模式中电路的正常操作被中断并且在所选择的信号连线上发送预定的信号序列。根据在该设置信号输入端上接收的所述信号序列，该信号序列被理解为一个将电路设置到一种操作模式的请求。该信号连线然后回到正常操作，或者作为输出，或者作为输入。根据本专利技术构成的装置包括能够以至少两种相互不同的操作模式工作的一集成电路。该电路包括至少一个设置信号输入端和至少两个另外的信号连线。该信号连线可以是任意选择的种类输入、输出或者输入-输出组合。这些信号之一利用一通过其传送设置信号的连线连接到一设置信号输入端。本专利技术的方法包括在该设置信号输入端连接到所述信号连线之一以后选择操作模式，所述信号连线表示所选择的操作模式。然后该电路切换到一设置模式，其中多个信号连线中的每一个发送一预定的设置信号序列，该序列对于每一个可选择的操作模式是唯一的。当在设置信号输入端上的设置信号序列的接收结束时，电路从该设置模式切换到所选择的操作模式，其中，所述信号连线根据所选择的操作模式切换到具有输出信号和/或输入信号的正常操作。因此，本专利技术的一个目的得以实现，即，能够利用最少数量的专用连线并且在没有不必要的电流消耗的情况下将电路设置到一操作模式。通过本专利技术提供的一个优点是，电路的许多信号连线在电路设置模式中仅仅使用一个短的时期。当电路的设置过程结束时，这些连线返回到其作为信号输出或信号输入的正常操作模式，因此使电路中的信号连线的数量能够被最小化。下面将参照附图，结合最佳实施例详细描述本专利技术。附图简述附图说明图1a是根据本专利技术的第一实施例的能够调节到不同操作模式的一集成电路的方框图。图1b是一个说明不同电路连线的表。图1c说明了到电路连线和来自电路连线的信号序列。图1d是一个说明本专利技术方法的流程图。图2a是一个说明根据本专利技术的第二实施例的能够调节到不同操作模式的一集成电路的方框图。图2b是一个说明不同电路连线的表。图2c说明了到电路接合和来自电路连线的信号序列。图2d是一个说明本专利技术方法的流程图。最佳实施例的详细描述图1a说明了一集成电路IC，该集成电路构成诸如包含在一图中未示出的较大系统中的控制电路等的一部分。该电路通常与其它集成电路一起安装在电路板上。下面将详细描述该集成电路IC的不同的连线和元件。该集成电路IC包括一计算机单元CPU。一读写存贮器RAM、一只读存储器ROM、一信号序列检测器PD、一信号序列发生器PG、一换算单元PS以及在这些元件之间的多个连线。该计算单元CPU进行计算并且控制送到和来自其它电路元件或单元的信息传送。该只读存贮器ROM含有能够被该计算单元CPU读取的信息但不能重写。该读写存贮器RAM贮有能够被该计算单元CPU读和重写的信息。存贮单元RAM、ROM都分别具有控制输入端SI1和SI2，SI1和SI2用于从信号序列检测PD接收具有两个不同的信号电平-“低”和“高”电平的控制信号。在只读存贮器ROM的控制输入SI1上的一“高”信号电平允许通过数据总线DB而从其中读取数据。相应地，在读写存贮器RAM的控制输入SI2上的一“高”信号电平允许通过数据总线DB而对RAM存贮器进行读写。信息在存贮器单元RAM、ROM和计算单元CPU之间通过数据总线DB传输，该总线DB由八根数据导线D0-D7构成。具有十六根地址导线A0-A15的地址总线AB从计算单元CPU传送二进制地址至存贮单元RAM、ROM，以使信息能够通过数据总线DB而从存贮单元ROM、RAM的存贮位置中读出或写入。换算单元PS连接到计算单元CPU。信号序列发生器PG和信号序列检测器PD，并且该换算单元PS用作传送或发送一时钟信号SC1到这些单元。时钟信号SC1需要用于同步所有电路的工作并且可以具有不同的频率，该频率由来自信号序列检测器PD的在换算单元的第一控制输入端PI1和其第二控制输入端PI2上接收的信息决定。以一种与存贮电路ROM、RAM相似的方式，控制输入端PI1，PI2分别检测两个不同的信号电平是“高”还是“低”。如果控制输入端PI1接收一“高”信号电平并且控制输入端PI2接收一“低”信号电平，则换算单元PS发送具有第一频率f1的时钟信号SC1。另一方面，如果在控制输入端PI1上的信号具有“低”信号电平并且在控制输入端PI2上的信号电平为“高”，则换算单元PS发送具有第二频率f2的时钟信号SC1。时钟信号SC1由时钟信号SC0在换算单元PS中产生，该时钟信号SC0在时钟信号输入C上传送到该电路IC。信号序列发生器PG连接到地址总线AB的四根地址导线或者线A0-A3，所谓的第一个四地址导线A0-A3。这些地址导线具有在各自的地址导线A0本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：D·林德维斯特，
申请(专利权)人：艾利森电话股份有限公司，
类型：发明
国别省市：