时频元件的制造方法及其制品技术

本发明专利技术提供一种时频元件的制造方法，是首先在一基板内用覆晶构装方法将一芯片上的接点与该基板上的接脚电性连接，接着在一真空的环境下，用导电胶把一振荡子的一端黏着于基板的侧壁上面，并利用一质量微调步骤调整该振荡子的振荡频率，最后则把该基板加以封盖后完成封装。另外，本发明专利技术也提供了一种时频元件的制品，包含一具有一开口的基板、一封闭该开口的封盖、设置在该基板内的一芯片及一振荡子，及一形成在该振荡子表面的频率微调粒子层。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种时频元件，特别是涉及一种体积小且具精确频率的时频元件。
技术介绍
时频元件，也就是所谓的晶体振荡器(crystal oscillator)，在许多电子装置及通讯装置中常常被广泛地用作提供参考频率(reference frequency)以及参考时间(reference time)的元件，近年来，更由于可携式装置(如移动电话、PDA)的兴起，使得时频元件的体积因配合可携式装置而更趋精细，另一方面，除了体积小的要求以外，时频元件的频率及时间的精确度上更不能忽略，因此，需要能兼顾上述二者的制程，才能够得到品质良好的时频元件。如图1所示，为一时频元件7的电路示意图，通常一个时频元件7包含了一芯片71，及一振荡子72，由于振荡子72是以压电(石英)材质所制成，无法整合入芯片71中，因此通常以外接的方式出现，而芯片71中则包含了诸如反相器、电阻等电子元件所组成的振荡电路73。一般时频元件，如图2所示，是在具有一开口81的基板82内，并列放置已封装的振荡子83及芯片84，基板82上形成有具有复数接脚的电路布局(图中未示)，并利用线接合(wire-bonding)的方法使得已封装的振荡子83及芯片84与该等接脚电性连接，接着在基板82内填入胶体85，借由胶体85保护自该封装后的振荡子83及芯片84延伸出的金属导线，最后利用一上盖86将该基板82封盖后制成一时频元件8。但是，上面所说的制造方法，却存在下面几个缺点1.利用线接合的方法分别将振荡子及芯片电性连接至基板的电路布局上，需要填入大量胶体方能防止湿气由外部入侵，以避免金属导线氧化。2.将振荡子先封装后再置入基板内，制造成本较高，且经封装后的振荡子无法调整其质量及频率，使得时频元件的精确度较低。3.由于振荡子是与芯片水平并列放置，使得时频元件整体的体积较大，无法达到体积最小化的要求。
技术实现思路
因此，本专利技术的目的在提供一种可微调校准震荡频率的时频元件制造方法。本专利技术的另一目的在提供一种震荡频率精确的时频元件。本专利技术的再一目的在提供一种体积小且只需填入部分胶体的时频元件。于是，本专利技术制造时频元件的方法，其中该时频元件具有一基板，该基板包括形成有一电路布局的一底壁、以及环绕该底壁周缘并向上延伸的一侧壁，且该底壁与该侧壁相配合界定出具有一开口的一容置空间，该电路布局在该底壁面对该容置空间的一顶面上形成有复数接脚，该方法包含步骤(a)将一具有复数接点的芯片由该开口置入该容置空间，且将该芯片的各该复数接点与该基板底壁的各该对应接脚电性连接；(b)在一真空环境下，将一振荡子的一端与该芯片相对应且电性连接地设置在该基板的侧壁上；及(c)在该真空环境下，用一封盖来封闭已设置该振荡子及该芯片的该基板的上述开口，借此保持该容置空间于一真空气密状态。本专利技术的一种时频元件，包含有一基板，具有一底壁及一自该底壁的一周缘向上延伸的侧壁，该底壁与该侧壁相配合界定出具有一开口的一容置空间，且该底壁形成有一电路布局，该电路布局在该底壁面对该容置空间的一顶面上形成有复数接脚；一封盖，连接于该侧壁上远离该底壁的一端且封闭该容置空间的开口，该容置空间内是一大约真空或真空的气密状态；一芯片，设置在该容置空间内，该芯片具有一振荡电路，以及复数与该等接脚相对应的接点；一振荡子，与该芯片上下相对应地设置在该容置空间内，且该振荡子是与该芯片的振荡电路互相电性连接；及一频率微调粒子层，形成在该振荡子的表面上，该频率微调粒子层包含复数彼此间隔的粒子，以增加该振荡子的质量，借此降低该振荡子的振荡频率。附图说明图1是一现有时频元件的电路示意图；图2是一立体图，说明该现有的时频元件的结构；图3是一流程图，说明本专利技术时频元件的制造方法；图4是一剖面图，说明将一芯片置入一基板内的情况；图5是一部分放大图，说明芯片的接点与基板上的接脚借由一凸块相互连接的情况；图6是一剖面图，说明在该基板被置入该芯片后，在该基板的一侧壁上连接一振荡子的情况；图7是一剖面图，说明沉积复数粒子在该振荡子上的情况；图8是一剖面图，说明以一封盖封闭该基板后制成一时频元件的情况。具体实施例方式参阅图3，本专利技术时频元件1较佳实施例的制造流程，包含下列步骤配合图4以及图5，其中图5为图4中A区域的部分放大图，该时频元件1具有一基板11，该基板11包括形成有一电路布局15(图中未示)的一底壁12，以及环绕该底壁12周缘并向上延伸的一侧壁13，且该底壁12与该侧壁13相配合界定出具有一开口14的一容置空间16，该电路布局15在该底壁12面对该容置空间16的一顶面上形成有复数接脚17。步骤31，是将一内部具有一振荡电路(图中未示)的芯片2由该开口14置入该容置空间16，且该芯片2的表面上形成有复数与该振荡电路相连接的接点21，并将该各该接点21与该底壁12上的各该对应接脚17电性连接，而为了更进一步说明，步骤31更包含下列次步骤(a1)利用覆晶方法将该等芯片2的接点21与该等接脚17电性连接。(a2)在该芯片2与该基板11间填入一胶体3。此处不以线接合(wire-bonding)的方法，而改采覆晶(flip-chip)方法将芯片2上的接点21与基板11的接脚17电性连接，也就是在芯片2上的各该接点21上形成一焊锡(solder)或金(Au)凸块(bump)22，并再以热处理方式将此凸块22连接于芯片2的接点21及其相对应的接脚17上，而借由这种覆晶方法可以降低芯片2与基板11间的电子讯号传输距离，增加讯号传输速度，且可缩小芯片2封装后的尺寸，使得芯片2封装前后大小相差无几，可达到体积最小化的要求。另一方面，由于采用覆晶方法，所以只需要在芯片2的接点21以及接脚17间填入胶体3，而不需要在容置空间16内填充满胶体3，就可以加强整体结构的可靠度，所以可以节省制造成本。在本实施例中，此胶体3可是低黏度的液状环氧基板树脂(epoxy)与苯酚(phenol)、或酐(anhydride)等材料的一或其组合物，而此胶体3中更具有复数小粒径的球状二氧化硅粒子来作为填充料。配合图6，步骤32是在一真空环境下，把一振荡子4的一端借由一导电胶(conductive adhesive)5将该振荡子4连接在该基板11的侧壁13上，并且使得该振荡子4能与该芯片2内部的振荡电路电性连接，而该振荡子4未连接的一端则可使该振荡子4上下振荡，且该振荡子4是与该芯片2上下相应而垂直放置，所以相较于现有的时频元件，自然可以维持电路的设计并且缩小封装后的体积；而由于是在真空环境下操作，因此振荡子4及芯片2不需要先行封装，只需以裸晶(bare chip)的型式置于该基板11内，即可避免空气中的湿度影响线路，并节省制造成本。步骤33，输入一测试信号至该芯片2，使其驱动该振荡子4振荡。配合图7，步骤34是测量该振荡子4的振荡频率，并与一预定振荡频率互相比较后，再依据测量结果沉积复数粒子6至振荡子4的曝露表面，在本实施例中，为说明起见，是以物理气相沉积(PVD)法为例，来增加芯片22的质量，借此，由于沉积复数粒子6使得振荡子4表面处的质量略为增加，微调降低振荡子4振荡时的频率，当然，此处例举的物理气相沉积法可为蒸镀，也可为溅镀。而此物理气相沉积法所采用的材料，可为下列常用材质，包括金、本文档来自技高网...

【技术保护点】
一种制造时频元件的方法，其中该时频元件具有一基板，该基板包括形成有一电路布局的一底壁，以及环绕该底壁周缘并向上延伸的一侧壁，且该底壁与该侧壁相配合界定出具有一开口的一容置空间，该电路布局在该底壁面对该容置空间的一顶面上形成有复数接脚，其特征在于该方法包含步骤：（ａ）将一具有复数接点的芯片由该开口置入该容置空间，且将该芯片的各该复数接点与该基板底壁的各该对应接脚电性连接；（ｂ）在一真空环境下，将一振荡子的一端与该芯片相对应且电性连接地设置在该基板的侧壁上；　 　（ｃ）在该真空环境下，以一封盖封闭已设置该振荡子及该芯片的该基板的上述开口，借此保持该容置空间于一真空气密状态。

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：颜文成，
申请(专利权)人：泰艺电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]