变掺杂器件制作方法及变掺杂器件技术

本发明专利技术提供了一种变掺杂器件制作方法，包括：步骤S3，直接在半导体衬底上形成光刻层，将需要掺杂的杂质注入到半导体衬底中；步骤S4，去除光刻层；步骤S5，推阱；步骤S6，去除氧化层。采用本发明专利技术提供的掺杂器件制作方法所制作的掺杂器件表面平坦，从而消除由于表面不平导致的电场的负面效应。

【技术实现步骤摘要】

本专利技术涉及半导体
，尤其涉及一种变掺杂器件制作方法以及变掺杂器件。
技术介绍
功率器件跟我们的日常生活息息相关，从汽车电子到开关电源，到处都有功率器件的身影。在DM0S领域，有一种结构叫变掺杂器件，这种结构制作出来的产品由于环区面积小而逐渐被设计师们采用，传统的变掺杂器件的环区在推阱过程中会在部分区域产生氧化层，这样就会导致整个关键的环区表面呈波浪起伏的形貌，这样会导致电场的不均匀。如图1所示，为现有技术中制作变掺杂器件的工艺流程:步骤101,在原始来片(Raw wafer)上生长Oxide (二氧化娃)，并在形成的Oxide上生长SIN(氮化硅)。经步骤101处理后，形成的变掺杂器件如图la所示。步骤102，在SIN上形成光刻层，并进行Pring刻蚀和注入；经步骤102处理后，形成的变掺杂器件如图lb所示。步骤103，去除光刻胶，推阱；经步骤103处理后，形成的变掺杂器件如图lc所示。步骤104,去除 SIN,去除 Oxide。经步骤104处理后，形成的变掺杂器件如图1d所示。结合图1d可以看出，由于在步骤S103中被氧化的程度不同，取出Oxide以后，变掺杂器件的表面不够平坦。
技术实现思路
本专利技术的目的是提供一种能够使所制作的掺杂器件表面平坦的方法。为了达到上述目的，本专利技术提供了一种变掺杂器件制作方法，包括:步骤S3，直接在半导体衬底上形成光刻层，将需要掺杂的杂质注入到半导体衬底中；步骤S4，去除光刻层；步骤S5，推阱；步骤S6，去除氧化层。优选的，所述步骤S3可替换为:步骤S3’，在半导体衬底上生长氧化层，并在生成的氧化层上直接形成光刻层，将需要掺杂的杂质注入到半导体衬底中。优选的，所述步骤S5具体包括:步骤S51，在1100±50°C的氮气氛围推阱200±10mins。步骤S52，在1000±50°C的氧气氛围推阱并生长氧化层50±5mins，生长厚度为5000埃的氧化层；优选的，步骤S3’中生长的氧化层的厚度为300±20埃。优选的，在所述步骤S3或步骤S3’之前，所述方法还包括:步骤S1，在半导体衬底上形成光刻层，进行零层光刻和刻蚀，形成定位槽；步骤S2，去除光刻层。优选的，步骤S1中形成的定位槽在划片道上。优选的，所述半导体衬底为N型，所述需要掺杂的杂质为P型杂质。优选的，所述半导体衬底具体为75±5um厚的N型衬底外延片，电阻率为23 + 2ohm.cm。优选的，所述需要掺杂的杂质具体为硼，注入能量为160*(1±10% )Kev,剂量为6.0E12*(1±10% )。本专利技术还提供了一种采用上述任一项的方法制作的变掺杂器件。本专利技术提供的变掺杂器件制作方法中，由于直接在半导体衬底上形成光刻层，或者在半导体衬底上形成的氧化层上形成光刻层，则在去除光刻层进行推阱的过程中，半导体衬底的各个部分均不会受到保护，这样就使得半导体衬底的各个部分被氧化的程度相同，在去除氧化层后得到的变掺杂器件表面更为平坦。利用本专利技术提供的变掺杂器件制作方法所制作的变掺杂器件，可以很好的改善负面效应，另一方面，能够很好的防止被抄袭。【附图说明】图la-图1d为现有技术中制作变掺杂器件的工艺流程；图2为本专利技术实施例一提供的一种变掺杂器件制作方法的流程示意图；图3为本专利技术实施例一中的步骤S205的一种优选的实施方式的流程图；图4a_图4d为本专利技术实施例二提供的一种变掺杂器件制作方法的流程示意图。【具体实施方式】下面结合附图和实施例，对本专利技术的【具体实施方式】作进一步描述。以下实施例仅用于更加清楚地说明本专利技术的技术方案，而不能以此来限制本专利技术的保护范围。实施例一本专利技术实施例一提供了一种变掺杂器件制作方法，如图2所示，该方法包括:步骤203，直接在半导体衬底上形成光刻层，将需要掺杂的杂质注入到半导体衬底中；步骤204，去除光刻层；步骤205，推阱；步骤206，去除氧化层。需要说明的是，本专利技术实施例中，形成光刻层的具体过程，以及将掺杂的杂质注入到半导体衬底中的具体过程，去除光刻层的具体过程以及推阱的具体过程都可以与现有技术中相应的工艺一致。本专利技术实施例一提供的变掺杂器件制作方法中，由于直接在半导体衬底上形成光刻层，则在去除光刻层进行推阱的过程中，半导体衬底的各个部分均不会受到保护，这样就使得半导体衬底的各个部分被氧化的程度相同，在去除氧化层后得到的变掺杂器件表面更为平坦。优选的，如图3所示，上述的步骤205可以具体包括:步骤S2051，在 1100±50°C的氮气氛围推阱 200±10mins。步骤S2052，在1000±50°C的氧气氛围推阱并生长氧化层50±5mins，生长厚度为5000埃的氧化层。本专利技术优选的实施例中，通过两次推阱工艺能够使得杂质在半导体衬底内更好的扩散，提高变掺杂器件的性能。优选的，在步骤203之前，所述方法还可以包括:步骤201，在半导体衬底上形成光刻层，进行零层光刻和刻蚀，形成定位槽。在具体实施时，可以刻蚀掉300埃的氧化层以及3000埃衬底。步骤202，去除光刻层。由于在零层上形成了定位槽，从而为后续的光刻工艺提供对准。优选的，在步骤S1中，形成的定位槽在划片道上。通过这种方式，能够避免对芯片的正常生产产生影响。优选的，上述的半导体衬底为N型，上述需要掺杂的杂质为P型杂质。优选的，上述的半导体衬底具体为75±5um厚的N型衬底外延片，其电阻率为23 + 2ohm.cm。优选的，步骤S3中需要掺杂的杂质具体为硼，注入能量为160*(1±10% )Kev，剂量为6.0E12*(1±10% )。更具体的，这里的N型半导体衬体具体为硅。实施例二本实施例与实施例一不同的之处在于,不是直接在半导体衬底上形成光刻层，而是在半导体衬底上生长氧化层，并在生成的氧化层上直接形成光刻层，之后将需要掺杂的杂质注入到半导体衬底中。这样做的好处在于能够减小杂质注入时对半导体衬底的冲击，减少半导体衬底的损伤。同样的，在去除光刻层进行推阱的过程中，半导体衬底的各个部分也均不会受到保护，这样就使得半导体衬底的各个部分被氧化的程度相同，在去除氧化层后得到的变掺杂器件表面更为平坦优选的，此时刻蚀定位槽的操作还可以在将需要掺杂的杂质注入到半导体衬底中之前进行，这样可以减小刻蚀过程中对半导体衬底产生的冲击。下面结合图4对实施例二提供的优选的实施方式进行进一步的说明。步骤401，在半导体衬底上生长氧化层。具体的，步骤S401中，生成的氧化层的厚度可以为300±20埃，生长氧化层的温度可以为900°C。步骤402，在氧化层上形成光刻层，进行零层光刻和刻蚀，形成定位槽。在步骤402后形成的变掺杂器件如图4a所示。需要指出的是，如果在变掺杂器制作过程中不生成氧化层，则可以直接在半导体衬底上形成光刻层，进行零层光刻和刻蚀，形成定位槽。步骤403，去除光刻层。步骤404，在氧化层上形成光刻层，将需要掺杂的杂质注入到半导体衬底中。经步骤404处理后形成的变掺杂器件如图4b所示。步骤405，去除光刻层。步骤406，推阱。经步骤406处理后形成的变掺杂器件如图4c所示。步骤407，去除氧化层。经步骤407处理后形成的变掺杂器件如图4d所示。结合图4d可以看出，采用本专利技术提供的变掺杂器件制作方法，能够使得制作的变掺杂器件表面平坦本文档来自技高网...

【技术保护点】
一种变掺杂器件制作方法，其特征在于，包括：步骤S3，直接在半导体衬底上形成光刻层，将需要掺杂的杂质注入到半导体衬底中；步骤S4，去除光刻层；步骤S5，推阱；步骤S6，去除氧化层。

【技术特征摘要】

【专利技术属性】
技术研发人员：杜蕾，郑玉宁，
申请(专利权)人：北大方正集团有限公司，深圳方正微电子有限公司，
类型：发明
国别省市：北京;11