金属惰性外延结构制造技术

根据一些实施例，本发明专利技术提供了一种形成场效应晶体管(FET)的方法。该方法包括对半导体衬底实施蚀刻工艺，从而在半导体衬底的源极和漏极(S/D)区域中形成凹槽；在凹槽中形成第一半导体的钝化材料层；以及外延生长第二半导体材料，从而在凹槽中形成S/D部件，其中S/D部件通过钝化材料层与半导体衬底间隔开。本发明专利技术还涉及金属惰性外延结构。

【技术实现步骤摘要】

本专利技术涉及金属惰性外延结构。
技术介绍
本申请要求于2014年8月22日提交的标题为：“METAL-INSENSITIVEEPITAXYFORMATION”的美国临时专利申请第62/040,880号的优先权，其全部内容结合于此作为参考。半导体工业在寻求更高的器件密度、更高的性能以及更低的成本中已经发展为纳米技术工艺节点器件。在IC演变的过程中，通常已经提高了功能密度(即，每芯片面积的互连器件的数量)，而已经降低了几何尺寸(即，可使用制造工艺生成的最小的组件(或线))。这种按比例缩小工艺通常通过提高生产效率和降低相关成本来提供益处。尽管在材料和制造方面有开创性的发展，缩放的诸如传统的MOSFET的平面器件经受着挑战。例如，该按比例缩小也产生相对高的功耗值。为了克服这些挑战，IC工业寻找新的结构和制造来实现改进改进改进的性能。一个探索的途径为具有提高的迁移率的应变场效应晶体管(FET)的开发。然而，目前的结构和制造方法呈现出与引起器件缺陷和其他性能问题的金属污染相本文档来自技高网...

【技术保护点】
一种形成场效应晶体管(FET)的方法，所述方法包括：对半导体衬底实施蚀刻工艺，从而在所述半导体衬底的源极和漏极(S/D)区域中形成凹槽；在所述凹槽中形成第一半导体的钝化材料层；以及外延生长第二半导体材料，从而在所述凹槽中形成S/D部件，其中，所述S/D部件通过所述钝化材料层与所述半导体衬底间隔开。

【技术特征摘要】
2014.08.22 US 62/040,880;2015.01.14 US 14/597,1151.一种形成场效应晶体管(FET)的方法，所述方法包括：
对半导体衬底实施蚀刻工艺，从而在所述半导体衬底的源极和漏极
(S/D)区域中形成凹槽；
在所述凹槽中形成第一半导体的钝化材料层；以及
外延生长第二半导体材料，从而在所述凹槽中形成S/D部件，其中，
所述S/D部件通过所述钝化材料层与所述半导体衬底间隔开。
2.根据权利要求1所述的方法，其中，形成所述钝化材料层包括使用
无氯前体实施非选择性沉积工艺。
3.根据权利要求2所述的方法，其中，形成所述钝化材料层包括外延
生长第一半导体材料的钝化层，所述第一半导体材料与所述第二半导体材
料不同。
4.根据权利要求3所述的方法，其中，所述第一半导体材料包括碳化
硅，且所述第二半导体材料包括硅锗。
5.根据权利要求3所述的方法，其中，形成所述钝化材料层包括使用
不含掺杂剂气体的前体外延生长第一半导体材料的无掺杂剂的钝化层。
6.根据权利要求3所...

【专利技术属性】
技术研发人员：蔡俊雄，黄远国，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71