金属惰性外延结构制造技术

根据一些实施例，本发明专利技术提供了一种形成场效应晶体管(FET)的方法。该方法包括对半导体衬底实施蚀刻工艺，从而在半导体衬底的源极和漏极(S/D)区域中形成凹槽；在凹槽中形成第一半导体的钝化材料层；以及外延生长第二半导体材料，从而在凹槽中形成S/D部件，其中S/D部件通过钝化材料层与半导体衬底间隔开。本发明专利技术还涉及金属惰性外延结构。

【技术实现步骤摘要】

本专利技术涉及金属惰性外延结构。
技术介绍
本申请要求于2014年8月22日提交的标题为：“METAL-INSENSITIVEEPITAXYFORMATION”的美国临时专利申请第62/040,880号的优先权，其全部内容结合于此作为参考。半导体工业在寻求更高的器件密度、更高的性能以及更低的成本中已经发展为纳米技术工艺节点器件。在IC演变的过程中，通常已经提高了功能密度(即，每芯片面积的互连器件的数量)，而已经降低了几何尺寸(即，可使用制造工艺生成的最小的组件(或线))。这种按比例缩小工艺通常通过提高生产效率和降低相关成本来提供益处。尽管在材料和制造方面有开创性的发展，缩放的诸如传统的MOSFET的平面器件经受着挑战。例如，该按比例缩小也产生相对高的功耗值。为了克服这些挑战，IC工业寻找新的结构和制造来实现改进改进改进的性能。一个探索的途径为具有提高的迁移率的应变场效应晶体管(FET)的开发。然而，目前的结构和制造方法呈现出与引起器件缺陷和其他性能问题的金属污染相关的问题。因此，需要用于FET器件的结构和方法来解决这些问题以用于改进性能和降低缺陷。
技术实现思路
为了解决现有技术中的问题，根据本专利技术的一些实施例，提供了一种形成场效应晶体管(FET)的方法，所述方法包括：对半导体衬底实施蚀刻工艺，从而在所述半导体衬底的源极和漏极(S/D)区域中形成凹槽；在所述凹槽中形成第一半导体的钝化材料层；以及外延生长第二半导体材料，从而在所述凹槽中形成S/D部件，其中，所述S/D部件通过所述钝化材料层与所述半导体衬底间隔开。在上述方法中，其中，形成所述钝化材料层包括使用无氯前体实施非选择性沉积工艺。在上述方法中，其中，形成所述钝化材料层包括使用无氯前体实施非选择性沉积工艺；其中，形成所述钝化材料层包括外延生长第一半导体材料的钝化层，所述第一半导体材料与所述第二半导体材料不同。在上述方法中，其中，形成所述钝化材料层包括使用无氯前体实施非选择性沉积工艺；其中，形成所述钝化材料层包括外延生长第一半导体材料的钝化层，所述第一半导体材料与所述第二半导体材料不同；其中，所述第一半导体材料包括碳化硅，且所述第二半导体材料包括硅锗。在上述方法中，其中，形成所述钝化材料层包括使用无氯前体实施非选择性沉积工艺；其中，形成所述钝化材料层包括外延生长第一半导体材料的钝化层，所述第一半导体材料与所述第二半导体材料不同；其中，形成所述钝化材料层包括使用不含掺杂剂气体的前体外延生长第一半导体材料的无掺杂剂的钝化层。在上述方法中，其中，形成所述钝化材料层包括使用无氯前体实施非选择性沉积工艺；其中，形成所述钝化材料层包括外延生长第一半导体材料的钝化层，所述第一半导体材料与所述第二半导体材料不同；其中，形成所述钝化材料层包括形成碳原子百分比在从约1.8％至约3％的范围内的碳化硅层。在上述方法中，其中，形成所述钝化材料层包括形成有效地防止氯和金属残余物之间相互作用的厚度在从约1nm至约4nm的范围内的钝化材料层。在上述方法中，还包括在外延生长所述第二半导体材料之前对所述钝化材料层实施氟处理。在上述方法中，还包括在外延生长所述第二半导体材料之前对所述钝化材料层实施氟处理；其中，实施所述氟处理包括以从约1×1014ions/cm2至约2×1015ions/cm2的氟剂量范围内实施所述氟处理。在上述方法中，其中，外延生长所述第二半导体材料包括利用原位掺杂n型掺杂剂和p型掺杂剂中的一种来外延生长所述第二半导体材料。在上述方法中，其中，外延生长所述第二半导体材料包括实施循环的沉积和蚀刻(CDE)工艺。在上述方法中，其中，外延生长所述第二半导体材料包括实施循环的沉积和蚀刻(CDE)工艺；其中，所述CDE工艺包括用于沉积的第一循环和用于蚀刻的第二循环；以及所述第二循环使用包括HCl和Cl2中的至少一种的含氯气体。在上述方法中，其中，外延生长所述第二半导体材料包括实施循环的沉积和蚀刻(CDE)工艺；其中，所述CDE工艺包括用于沉积的第一循环和用于蚀刻的第二循环；以及所述第二循环使用包括HCl和Cl2中的至少一种的含氯气体；其中，所述CDE工艺的所述第一循环使用包括PH3、单甲基硅烷(MMS)以及SiH4和Si2H6中的至少一种的前体。在上述方法中，其中，外延生长所述第二半导体材料包括实施循环的沉积和蚀刻(CDE)工艺；其中，所述CDE工艺包括用于沉积的第一循环和用于蚀刻的第二循环；以及所述第二循环使用包括HCl和Cl2中的至少一种的含氯气体；其中，所述CDE工艺的所述第一循环使用包括B2H6、GeH4以及SiH4和Si2H6中的至少一种的前体。根据本专利技术的另一些实施例，提供了一种形成场效应晶体管(FET)的方法，所述方法包括：对半导体衬底实施蚀刻工艺，从而在所述半导体衬底的源极和漏极(S/D)区域中形成凹槽；以及通过具有变化的蚀刻/沉积(E/D)因数的沉积工艺外延生长半导体材料，从而在所述凹槽中形成S/D部件。在上述方法中，其中，所述沉积工艺包括具有第一蚀刻/沉积(E/D)因数的第一沉积步骤和之后的具有第二E/D因数的第二沉积步骤，所述第二E/D因数大于所述第一E/D因数。在上述方法中，其中，所述第一沉积步骤为非选择性沉积；以及所述第二沉积步骤为选择性沉积。在上述方法中，其中，所述第一沉积步骤具有小于620℃的第一衬底温度；以及所述第二沉积步骤具有大于620℃的第二衬底温度。在上述方法中，其中，所述沉积工艺包括循环的沉积和蚀刻(CDE)工艺、同流外延生长以及它们的组合中的一个。在上述方法中，其中，外延生长所述半导体材料包括通过选自气体分压、气体流速、衬底温度以及它们的组合的机理来改变所述E/D因数。根据本专利技术的又一些实施例，提供了一种集成电路结构，包括：半导体衬底，由第一半导体材料组成并且具有第一凹槽；第一栅极堆叠件，形成在所述半导体衬底上并且邻近所述第一凹槽；钝化材料层，由第二半导体材料组成并形成在所述第一凹槽中；以及第一源极和漏极(S/D)部件，由第三半导体材料组成并且形成在所述第一凹槽中且通过所述钝化材料层与所述半导体衬底间隔开，其中，所述钝化材料层不含氯。在上述集成电路结构中，其中，所述第一S/D部件掺杂有选自由n型掺杂剂和p型掺杂剂组成的组中的掺杂剂；以及所述钝化材料层不含掺杂本文档来自技高网...

【技术保护点】
一种形成场效应晶体管(FET)的方法，所述方法包括：对半导体衬底实施蚀刻工艺，从而在所述半导体衬底的源极和漏极(S/D)区域中形成凹槽；在所述凹槽中形成第一半导体的钝化材料层；以及外延生长第二半导体材料，从而在所述凹槽中形成S/D部件，其中，所述S/D部件通过所述钝化材料层与所述半导体衬底间隔开。

【技术特征摘要】
2014.08.22 US 62/040,880;2015.01.14 US 14/597,1151.一种形成场效应晶体管(FET)的方法，所述方法包括：
对半导体衬底实施蚀刻工艺，从而在所述半导体衬底的源极和漏极
(S/D)区域中形成凹槽；
在所述凹槽中形成第一半导体的钝化材料层；以及
外延生长第二半导体材料，从而在所述凹槽中形成S/D部件，其中，
所述S/D部件通过所述钝化材料层与所述半导体衬底间隔开。
2.根据权利要求1所述的方法，其中，形成所述钝化材料层包括使用
无氯前体实施非选择性沉积工艺。
3.根据权利要求2所述的方法，其中，形成所述钝化材料层包括外延
生长第一半导体材料的钝化层，所述第一半导体材料与所述第二半导体材
料不同。
4.根据权利要求3所述的方法，其中，所述第一半导体材料包括碳化
硅，且所述第二半导体材料包括硅锗。
5.根据权利要求3所述的方法，其中，形成所述钝化材料层包括使用
不含掺杂剂气体的前体外延生长第一半导体材料的无掺杂剂的钝化层。
6.根据权利要求3所...

【专利技术属性】
技术研发人员：蔡俊雄，黄远国，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71