半导体结构形成方法以及半导体结构技术

本发明专利技术实施例提供一种半导体结构形成方法以及半导体结构，其中，半导体结构形成方法包括：提供半导体基底，半导体基底上形成有分立排布的位线结构和介质层，且介质层的延伸方向与位线结构的延伸方向相交，位线结构与介质层围成分立的电容接触开口；形成填充电容接触开口的第一导电层，第一导电层顶部表面的高度低于位线结构顶部表面的高度；形成位于第一导电层顶部表面的导电接触层，导电接触层的第一部位和/或第二部位的厚度大于第三部位的厚度；形成电连接导电接触层的且分立的第二导电层，第二导电层用于调整填充电容接触开口形成的电容接触结构的排布方式；本发明专利技术实施例目的在于降低形成的电容接触结构的电阻。在于降低形成的电容接触结构的电阻。在于降低形成的电容接触结构的电阻。

【技术实现步骤摘要】
半导体结构形成方法以及半导体结构


[0001]本专利技术涉及半导体领域，特别涉及一种半导体结构形成方法以及半导体结构。

技术介绍

[0002]动态随机存取存储器(Dynamic Random Access Memory，DRAM)中晶体管与电容器之间的电连接需要通过沉积电容接触结构来实现，而沉积形成的电容接触结构的电阻大小影响晶体管与电容器之间的电流大小，从而影响器件的导电性能。
[0003]然而，目前形成电容接触结构的方法无法有效降低形成的电容接触结构的电阻，从而导致影响形成的动态随机存取存储器的导电性能。

技术实现思路

[0004]本专利技术实施例提供一种半导体结构形成方法以及半导体结构，提供一种电容接触结构的形成方法，以降低形成的电容接触结构的电阻。
[0005]为解决上述技术问题，本专利技术的实施例提供了一种半导体结构形成方法，包括：提供半导体基底，半导体基底上形成有分立排布的位线结构和介质层，且介质层的延伸方向与位线结构的延伸方向相交，位线结构与介质层围成分立的电容接触开口；形成填充电容接触开口的第一导电层，第一导电层顶部表面的高度低于位线结构顶部表面的高度；形成位于第一导电层顶部表面的导电接触层，导电接触层的第一部位和/或第二部位的厚度大于第三部位的厚度；第一部位为导电接触层与位线结构的接触部位，第二部位为导电接触层与介质层的接触部位，第一部位、第二部位和第三部位共同构成导电接触层；形成电连接导电接触层的且分立的第二导电层，第二导电层用于调整填充电容接触开口形成的电容接触结构的排布方式。
[0006]与相关技术相比，在垂直于半导体基底表面方向上，通过形成边缘厚度大于中间厚度的导电接触层，以增大第一导电层和第二导电层之间的接触面积，从而减小形成的电容接触结构的电阻，进而保证形成的动态随机存取存储器具有较好的导电性能。
[0007]另外，第一高度小于等于第三高度，和/或第二高度小于等于第三高度；其中，第一高度为垂直于半导体基底方向上第一部位的高度，第二高度为垂直于半导体基底方向上第二部分的高度，第三高度为平行于半导体基底方向上电容接触开口的宽度。通过保证形成的导电接触层的边缘部位的尺寸小于电容接触开口的尺寸，使得形成的电容接触结构具有较高的稳定性。
[0008]另外，形成填充电容接触开口的第一导电层，包括以下步骤：形成填充电容接触开口的第一导电膜；刻蚀第一导电膜，直至形成分立的第一导电结构；刻蚀部分高度的第一导电结构，形成第一导电层。
[0009]另外，采用化学机械研磨的方式刻蚀第一导电膜。
[0010]另外，形成位于第一导电层顶部表面的导电接触层，包括以下步骤：形成覆盖第一导电层顶部表面、位线结构顶部表面和侧壁、介质层顶部表面和侧壁的导电接触膜；形成填
充导电接触膜中的开口的第二牺牲层；以第二牺牲层为掩膜，刻蚀去除部分导电接触膜，形成导电接触层以及暴露出导电接触层的刻蚀通孔，刻蚀通孔底部表面的高度高于第二牺牲层底部表面的高度。
[0011]另外，形成位于第一导电层顶部表面的导电接触层，包括以下步骤：在第一导电层中形成沟槽，沟槽位于第一导电层与位线结构的接触位置，以及第一导电层与介质层的接触位置；形成填充沟槽且覆盖第一导电层的导电接触层，导电接触层顶部表面的高度低于位线结构顶部表面的高度。
[0012]另外，在第一导电层中形成沟槽，包括以下步骤：形成位于位线结构顶部和侧壁、介质层顶部和侧壁以及第一导电层顶部的第一牺牲层；形成填充电容接触开口的阻挡层；以阻挡层为掩膜，刻蚀去除位于位线结构顶部和侧壁以及介质层顶部和侧壁的第一牺牲层，形成通孔，通孔暴露出第一导电层；基于通孔刻蚀部分第一导电层，形成沟槽；去除阻挡层以及剩余的第一牺牲层。
[0013]另外，形成填充第一牺牲层凹槽的阻挡层，包括以下步骤：形成填充电容接触开口的阻挡膜，阻挡膜顶部表面的高度高于第一牺牲层顶部表面的高度；刻蚀阻挡膜，形成分立的阻挡层。
[0014]另外，采用化学机械研磨的方式刻蚀阻挡膜。
[0015]另外，形成填充沟槽且覆盖第一导电层的导电接触层，包括以下步骤：形成覆盖第一导电层顶部表面、位线结构顶部表面和侧壁、介质层顶部表面和侧壁且填充沟槽的导电接触膜；形成填充导电接触膜中的开口的第二牺牲层；以第二牺牲层为掩膜，刻蚀去除部分导电接触膜，形成导电接触层以及暴露出导电接触层的刻蚀通孔，刻蚀通孔底部表面的高度与第二牺牲层底部表面的高度齐平。
[0016]另外，形成填充沟槽且覆盖第一导电层的导电接触层，包括以下步骤：形成覆盖第一导电层顶部表面、位线结构顶部表面和侧壁、介质层顶部表面和侧壁且填充沟槽的导电接触膜；形成填充导电接触膜中的开口的第二牺牲层；以第二牺牲层为掩膜，刻蚀去除部分导电接触膜，形成导电接触层以及暴露出导电接触层的刻蚀通孔，刻蚀通孔底部表面的高度高于第二牺牲层底部表面的高度。
[0017]另外，形成第二导电层，包括以下步骤：形成填充电容接触开口且覆盖位线结构和介质层的第二导电膜；图形化第二导电膜，形成第二导电层。
[0018]另外，形成电连接导电接触层，且相互分立排布的第二导电层，包括以下步骤：形成填充电容接触开口的第二导电底层，第二导电底层顶部表面的高度与位线接触层顶部表面的高度齐平；在第二导电底层顶部表面、位线结构顶部表面和介质层顶部表面形成第三牺牲层；图形化第三牺牲层形成错位接触开口，错位接触开口暴露出部分第二导电底层；形成填充错位接触开口的第二导电顶层，第二导电底层和第二导电顶层共同构成第二导电层；刻蚀去除第三牺牲层。先形成错位开口然后通过填充错位接触开口形成第二导电层，保证了电容接触开口中被导电材料完全填充，进一步提到了后续形成的电容接触结构的导电性。
[0019]另外，形成填充电容接触开口且覆盖位线结构和介质层的错位接触层，包括以下步骤：形成填充电容接触开口的第二导电底层，第二导电底层顶部表面的高度与位线接触层顶部表面的高度齐平；在第二导电底层顶部表面、位线结构顶部表面和介质层顶部表面
形成绝缘膜；图形化绝缘膜形成错位接触开口，错位接触开口暴露出部分第二导电底层，剩余绝缘膜作为绝缘层；形成填充错位接触开口的第二导电顶层，第二导电底层和第二导电顶层共同构成第二导电层。
[0020]本专利技术实施例还提供了一种半导体结构，包括：半导体基底，半导体基底上具有位线结构和介质层，介质层的延伸方向与位线结构的延伸方向相交，位线结构与介质层围成分立的电容接触开口；第一导电层，位于电容接触开口底部，第一导电层顶部表面的高度低于位线结构顶部表面的高度；导电接触层，位于第一导电层顶部表面，导电接触层的第一部位和/或第二部位的厚度大于第三部位的厚度，其中，第一部位为导电接触层与位线结构的接触部位，第二部位为导电接触层与介质层的接触部位，第一部位、第二部位和第三部位共同构成导电接触层；第二导电层，电连接导电接触层，用于调整填充电容接触开口形成的电容接触结构的排布方式。
[0021]另外，第一高度小于等于第三高度，和/或第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构形成方法，其特征在于，包括：提供半导体基底，所述半导体基底上形成有分立排布的位线结构和介质层，且所述介质层的延伸方向与所述位线结构的延伸方向相交，所述位线结构与所述介质层围成分立的电容接触开口；形成填充所述电容接触开口的第一导电层，所述第一导电层顶部表面的高度低于所述位线结构顶部表面的高度；形成位于第一导电层顶部表面的导电接触层，所述导电接触层的第一部位和/或第二部位的厚度大于第三部位的厚度；所述第一部位为所述导电接触层与所述位线结构的接触部位，所述第二部位为所述导电接触层与所述介质层的接触部位，所述第一部位、所述第二部位和所述第三部位共同构成所述导电接触层；形成电连接所述导电接触层的且分立的第二导电层，所述第二导电层用于调整填充所述电容接触开口形成的电容接触结构的排布方式。2.根据权利要求1所述的半导体结构形成方法，其特征在于，第一高度小于等于第三高度，和/或第二高度小于等于所述第三高度；其中，所述第一高度为垂直于所述半导体基底方向上所述第一部位的高度，所述第二高度为垂直于所述半导体基底方向上所述第二部分的高度，所述第三高度为平行于所述半导体基底方向上所述电容接触开口的宽度。3.根据权利要求1所述的半导体结构形成方法，其特征在于，形成填充所述电容接触开口的第一导电层，包括以下步骤：形成填充所述电容接触开口的第一导电膜；刻蚀所述第一导电膜，直至形成分立的第一导电结构；刻蚀部分高度的所述第一导电结构，形成所述第一导电层。4.根据权利要求3所述的半导体结构形成方法，其特征在于，采用化学机械研磨的方式刻蚀所述第一导电膜。5.根据权利要求1所述的半导体结构形成方法，其特征在于，形成位于第一导电层顶部表面的导电接触层，包括以下步骤：形成覆盖所述第一导电层顶部表面、所述位线结构顶部表面和侧壁、所述介质层顶部表面和侧壁的导电接触膜；形成填充所述导电接触膜中的开口的第二牺牲层；以所述第二牺牲层为掩膜，刻蚀去除部分所述导电接触膜，形成所述导电接触层以及暴露出所述导电接触层的刻蚀通孔，所述刻蚀通孔底部表面的高度高于所述第二牺牲层底部表面的高度。6.根据权利要求1所述的半导体结构形成方法，其特征在于，形成位于第一导电层顶部表面的导电接触层，包括以下步骤：在所述第一导电层中形成沟槽，所述沟槽位于所述第一导电层与所述位线结构的接触位置，以及所述第一导电层与所述介质层的接触位置；形成填充所述沟槽且覆盖所述第一导电层的导电接触层，所述导电接触层顶部表面的高度低于所述位线结构顶部表面的高度。7.根据权利要求6所述的半导体结构形成方法，其特征在于，在所述第一导电层中形成
沟槽，包括以下步骤：形成位于所述位线结构顶部和侧壁、介质层顶部和侧壁以及第一导电层顶部的第一牺牲层；形成填充所述电容接触开口的阻挡层；以所述阻挡层为掩膜，刻蚀去除位于所述位线结构顶部和侧壁以及介质层顶部和侧壁的所述第一牺牲层，形成通孔，所述通孔暴露出所述第一导电层；基于所述通孔刻蚀部分所述第一导电层，形成所述沟槽；去除所述阻挡层以及剩余的所述第一牺牲层。8.根据权利要求7所述的半导体结构形成方法，其特征在于，形成填充所述第一牺牲层凹槽的阻挡层，包括以下步骤：形成填充所述电容接触开口的阻挡膜，所述阻挡膜顶部表面的高度高于所述第一牺牲层顶部表面的高度；刻蚀所述阻挡膜，形成分立的所述阻挡层。9.根据权利要求8所述的半导体结构形成方法，其特征在于，采用化学机械研磨的方式刻蚀所述阻挡膜。10.根据权利要求6所述的半导体结构形成方法，其特征在于，形成填充所述沟槽且覆盖所述第一导电层的导电接触层，包括以下步骤：形成覆盖所述第一导电层顶部表面、所述位线结构顶部表面和侧壁、所述介质层顶部表面和侧壁且填充所述沟槽的导电接触膜；形成填充所述导电接触膜中的开口的第二牺牲层；以所述第二牺牲层为掩膜，刻蚀去除部分所述导电接触膜，形成所述导电接触层以及暴露出所述导电接触层的刻蚀通孔，所述刻蚀通孔底部表面的高度与所述第二牺牲层底部表面的高度齐平。11.根据权利要求6所述的半导体结构形成方法，其特征在于，...

【专利技术属性】
技术研发人员：卢经文，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：