半导体结构的形成方法及半导体结构技术

本发明专利技术提出一种半导体结构的形成方法及半导体结构，半导体结构的形成方法包含以下步骤：提供一半导体基底，半导体基底具有衬底和设置于衬底上的第一氧化材料层，第一氧化材料层中包含设置有位线结构的第一区域和位于第一区域边缘的第二区域；图形化刻蚀第一氧化材料层，去除第一区域和第二区域的部分第一氧化材料层，以使第一区域剩余的第一氧化材料层在每个位线结构两侧形成氧化线结构，并使第二区域剩余的第一氧化材料层与第一区域之间形成环状的空槽结构；回填第二材料，位于第一区域的第二材料形成隔离线结构，位于第二区域的第二材料形成环状的无效隔离层；图形化刻蚀去除氧化线结构形成露出衬底的通孔结构；在通孔结构内形成导电材料层。构内形成导电材料层。构内形成导电材料层。

【技术实现步骤摘要】
半导体结构的形成方法及半导体结构


[0001]本专利技术涉及半导体
，尤其涉及一种半导体结构的形成方法及半导体结构。

技术介绍

[0002]现有的动态随机存取存储器(DRAM)在形成节点接触(NC)的工艺步骤时，为了保证有效节点接触的制程过程中的均匀性，会在边缘部分形成一些无效(dummy)的节点接触，例如伪阵列图案(array like pattern)，但是这些无效的节点接触的孔洞中的氧化硅在后续的制程中会存在一些不稳定的因素，从而造成不必要的器件失效。在实际工艺制程中，虽然有光阻(AOS PH)可以盖住相关区域，但是当光阻的覆盖性或者黏附性不佳时，刻蚀溶液(例如氢氟酸，HF)会向外渗透而将氧化层掏去。如果氧化层被掏去，那后面将会完全影响产品阵列的制程工艺，导致多晶硅(poly)以及钨(W)填入，造成位线(BL)方向的位线短路不良或者节点接触方向的节点接触短路不良。

技术实现思路

[0003]本专利技术的一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种能够有效防止位线短路不良及节点接触短路不良的半导体结构的形成方法。
[0004]本专利技术的另一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种第二区域的节点接触的稳定性较佳的半导体结构。
[0005]为实现上述目的，本专利技术采用如下技术方案：
[0006]根据本专利技术的一个方面，提供一种半导体结构的形成方法，其中，包含以下步骤：
[0007]提供一半导体基底，所述半导体基底具有衬底和设置于所述衬底上的第一氧化材料层，所述第一氧化材料层中包含设置有位线结构的第一区域和位于所述第一区域边缘的第二区域；
[0008]图形化刻蚀所述第一氧化材料层，去除所述第一区域的部分所述第一氧化材料层和所述第二区域的部分所述第一氧化材料层，以使所述第一区域剩余的所述第一氧化材料层在每个所述位线结构两侧形成氧化线结构，并使所述第二区域剩余的所述第一氧化材料层与所述第一区域之间形成环状的空槽结构；
[0009]在所述第一区域和所述第二区域回填第二材料，所述第二材料与第一氧化材料层的材料不同，位于所述第一区域的所述第二材料形成隔离线结构，位于所述第二区域的所述第二材料形成环状的无效隔离层；
[0010]图形化刻蚀去除所述氧化线结构，所述位线结构与两侧的所述隔离线结构共同形成露出所述衬底的通孔结构；
[0011]在所述通孔结构内形成导电材料层，以此形成半导体结构。
[0012]根据本专利技术的其中一个实施方式，对所述第一氧化材料层的图形化刻蚀包含以下步骤：
[0013]在所述第一氧化材料层上依次设置第二掩膜层和第一掩膜层；
[0014]图形化刻蚀所述第一掩膜层，形成第一掩膜图案；
[0015]在所述第一掩膜图案表面和所述第二掩膜层表面设置第二氧化材料层；
[0016]去除所述第二氧化材料层的位于所述第一掩膜图案顶部与两侧的部分，以形成第二掩膜图案；
[0017]在位于所述第二区域的所述第二掩膜图案的部分上设置第一光刻胶；
[0018]利用所述第二掩膜图案刻蚀去除所述第二掩膜层和部分所述第一氧化材料层。
[0019]根据本专利技术的其中一个实施方式，图形化刻蚀所述第一掩膜层包含以下步骤：
[0020]在所述第一掩膜层表面设置第二光刻胶；
[0021]图形化所述第二光刻胶；
[0022]利用所述第二光刻胶刻蚀所述第一掩膜层。
[0023]根据本专利技术的其中一个实施方式，形成所述第二掩膜图案包含以下步骤：
[0024]刻蚀去除所述第二氧化材料层的位于所述第一掩膜图案顶部的部分和位于所述第二掩膜层表面的部分；
[0025]刻蚀去除所述第一掩膜图案。根据本专利技术的其中一个实施方式，所述第一掩膜层与所述第二氧化材料层的刻蚀选择比大于1。
[0026]根据本专利技术的其中一个实施方式，设置所述第一光刻胶包含以下步骤：
[0027]在所述第一掩膜图案表面覆盖所述第一光刻胶；
[0028]图形化所述第一光刻胶，去除位于所述第一区域和邻接所述第一区域的一部分所述第二区域的所述第一光刻胶。
[0029]根据本专利技术的其中一个实施方式，图形化去除所述氧化线结构的步骤包含：
[0030]回填所述第二材料之后，在所述第二材料的表面覆盖第三光刻胶；
[0031]图形化所述第三光刻胶，去除位于所述第一区域的所述第三光刻胶；
[0032]利用所述第三光刻胶刻蚀，去除各所述氧化线结构。
[0033]根据本专利技术的其中一个实施方式，去除各所述氧化线结构，是利用刻蚀溶液冲洗去除所述第一氧化材料层。
[0034]根据本专利技术的其中一个实施方式，所述第二材料的材质包含氮化硅。
[0035]根据本专利技术的另一个方面，提供一种半导体结构，其中，所述半导体结构包含衬底、多个位线结构、多个隔离线结构、氧化材料层以及无效隔离层；所述衬底具有第一区域和第二区域；所述多个位线结构设置于所述衬底的第一区域；所述多个隔离线结构设置于所述衬底的第一区域，所述隔离线结构位于相邻两个所述位线结构之间，以使所述位线结构两侧分别形成露出所述衬底的通孔结构；所述氧化材料层设置于所述衬底的第二区域的边界部分；所述无效隔离层呈环状并设置于所述衬底的第二区域，所述无效隔离层介于所述第一区域与所述氧化材料层之间。
[0036]由上述技术方案可知，本专利技术提出的半导体结构的形成方法及半导体结构的优点和积极效果在于：
[0037]本专利技术提出的半导体结构的形成方法，能够在衬底的第二区域上形成呈环状的空槽结构，该空槽结构介于衬底的第一区域与第二区域剩余的氧化材料层之间。本专利技术在空槽结构内填充不同于氧化材料的第二材料，从而使得第二区域形成环状的介于第一区域与
氧化材料层之间的无效隔离层，使得在经由本专利技术提出的半导体结构的形成方法制成的半导体结构的节点接触结构中，有效防止位线短路不良及节点接触短路不良，位于第二区域中的节点接触的不稳定性大幅降低，提升半导体结构的稳定性和可靠性。
附图说明
[0038]通过结合附图考虑以下对本专利技术的优选实施方式的详细说明，本专利技术的各种目标、特征和优点将变得更加显而易见。附图仅为本专利技术的示范性图解，并非一定是按比例绘制。在附图中，同样的附图标记始终表示相同或类似的部件。其中：
[0039]图1是根据一示例性实施方式示出的一种半导体结构的形成方法的其中一个步骤中的半导体结构的示意图；
[0040]图2是根据一示例性实施方式示出的一种半导体结构的形成方法的其中另一个步骤中的半导体结构的示意图；
[0041]图3是根据一示例性实施方式示出的一种半导体结构的形成方法的其中另一个步骤中的半导体结构的示意图；
[0042]图4是根据一示例性实施方式示出的一种半导体结构的形成方法的其中另一个步骤中的半导体结构的示意图；
[0043]图5是根据一示例性实施方式示出的一种半导体结构本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包含以下步骤：提供一半导体基底，所述半导体基底具有衬底和设置于所述衬底上的第一氧化材料层，所述第一氧化材料层中包含设置有位线结构的第一区域和位于所述第一区域边缘的第二区域；图形化刻蚀所述第一氧化材料层，去除所述第一区域的部分所述第一氧化材料层和所述第二区域的部分所述第一氧化材料层，以使所述第一区域剩余的所述第一氧化材料层在每个所述位线结构两侧形成氧化线结构，并使所述第二区域剩余的所述第一氧化材料层与所述第一区域之间形成环状的空槽结构；在所述第一区域和所述第二区域回填第二材料，所述第二材料与第一氧化材料层的材料不同，位于所述第一区域的所述第二材料形成隔离线结构，位于所述第二区域的所述第二材料形成环状的无效隔离层；图形化刻蚀去除所述氧化线结构，所述位线结构与两侧的所述隔离线结构共同形成露出所述衬底的通孔结构；在所述通孔结构内形成导电材料层，以此形成半导体结构。2.根据权利要求1所述的半导体结构的形成方法，其特征在于，对所述第一氧化材料层的图形化刻蚀包含以下步骤：在所述第一氧化材料层上依次设置第二掩膜层和第一掩膜层；图形化刻蚀所述第一掩膜层，形成第一掩膜图案；在所述第一掩膜图案表面和所述第二掩膜层表面设置第二氧化材料层；去除所述第一掩膜图案和部分所述第二氧化材料层，保留所述第二氧化材料层的位于所述第一掩膜图案两侧的部分，以形成第二掩膜图案；在位于所述第二区域的所述第二掩膜图案的部分上设置第一光刻胶；利用所述第二掩膜图案刻蚀去除所述第二掩膜层和部分所述第一氧化材料层。3.根据权利要求2所述的半导体结构的形成方法，其特征在于，图形化刻蚀所述第一掩膜层包含以下步骤：在所述第一掩膜层表面设置第二光刻胶；图形化所述第二光刻胶；利用所述...

【专利技术属性】
技术研发人员：舒月姣，蔡明蒲，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：