半导体结构及其制作方法技术

本发明专利技术实施例提供一种半导体结构及其制作方法，半导体结构包括：基底，基底包括外围区，且外围区包括导线引出区，基底上具有多个分立的位线结构；相邻位线结构之间具有介质层，且外围区具有贯穿介质层的第一接触孔；导线引出区具有第二通孔；第一接触孔中具有填充层，且填充层顶部低于介质层顶部，剩余第一接触孔为第一通孔；第一导电层，第一导电层位于第一通孔和第二通孔中，且第一导电层与第一通孔侧壁具有间隙；导电连接线，导电连接线位于介质层正上方，且与导线引出区的第一导电层相接触，且导电连接线与位于第一通孔内的第一导电层电绝缘。本发明专利技术实施例有利于降低相邻导电连接线之间的信号干扰。连接线之间的信号干扰。连接线之间的信号干扰。

【技术实现步骤摘要】
半导体结构及其制作方法


[0001]本专利技术实施例涉及半导体领域，特别涉及一种半导体结构及其制作方法。

技术介绍

[0002]存储器是一种常见的半导体结构。存储器是用来存储程序和各种数据信息的记忆部件，通常包括电容结构、位线以及字线，电容结构用来存储代表存储信息的电荷，位线或字线用于控制电容结构的存储状态。其中，位线或字线需通过导电连接线引出来，与控制电路连接。
[0003]然而在形成导电连接线的工艺步骤中，相邻导电连接线的间隔中残留的导电材料会造成相邻导电连接线之间产生信号干扰。

技术实现思路

[0004]本专利技术实施例提供一种半导体结构及其制作方法，有利于降低相邻导电连接线之间的信号干扰。
[0005]为解决上述问题，本专利技术实施例提供一种半导体结构的制作方法，包括：提供基底，所述基底包括外围区，且所述外围区包括导线引出区，所述基底上具有多个分立的位线结构，相邻所述位线结构之间形成有介质层，且所述外围区具有贯穿所述介质层的第一接触孔；形成填充层，所述填充层填充于所述第一接触孔内，且所述填充层顶部低于所述介质层顶部，剩余所述第一接触孔为第一通孔；对所述导线引出区进行刻蚀，形成至少两个第二通孔；形成第一导电层，所述第一导电层填充满所述第一通孔以及所述第二通孔；去除位于所述第一通孔侧壁的至少部分所述第一导电层；形成第二导电层，所述第二导电层为连续膜层，所述第二导电层位于所述介质层正上方，且还位于剩余的所述第一导电层表面；图形化所述第二导电层，形成与所述导线引出区的所述第一导电层电连接的导电连接线。
[0006]另外，所述位线结构包括依次堆叠形成的位线导电层以及盖层，所述对所述导线引出区进行刻蚀的工艺步骤包括：刻蚀所述导线引出区的所述盖层，暴露出所述导线引出区的所述位线导电层，形成至少两个所述第二通孔。
[0007]另外，所述基底中具有多个分立的字线，所述对所述导线引出区进行刻蚀的工艺步骤包括：刻蚀所述导线引出区，直至暴露出所述字线，形成至少两个所述第二通孔。
[0008]另外，形成所述第一导电层包括：在所述第一通孔和所述第二通孔中依次堆叠形成扩散阻挡层以及金属层，所述扩散阻挡层至少位于所述第一通孔侧壁，所述金属层填充满所述第一通孔以及所述第二通孔；所述去除位于所述第一通孔侧壁的至少部分所述第一导电层，包括：去除位于所述第一通孔侧壁的至少部分所述扩散阻挡层。
[0009]另外，所述扩散阻挡层的厚度为5-15nm，且所述扩散阻挡层的厚度小于所述金属层的厚度。
[0010]另外，形成所述第一导电层的工艺步骤包括：形成填充满所述第一通孔以及所述第二通孔的导电膜，所述导电膜还位于所述介质层正上方；对所述导电膜进行平坦化处理，
去除高于所述介质层顶部的所述导电膜，形成所述第一导电层。
[0011]另外，在垂直于所述基底表面方向上，去除所述第一导电层的长度大于或等于50nm。
[0012]另外，所述填充层的材料为绝缘材料；所述第一接触孔为伪电容接触孔。
[0013]另外，所述基底还包括阵列区，且所述阵列区具有贯穿所述介质层的第二接触孔；形成第三导电层，所述第三导电层填充于所述第二接触孔内，且所述第三导电层顶部低于所述介质层顶部，剩余所述第二接触孔为第三通孔；在形成所述第一导电层的工艺步骤中，所述第一导电层还填充满所述第三通孔；在形成所述第二导电层的工艺步骤中，所述第二导电层还位于所述阵列区；图形化所述第二导电层的工艺步骤中，还图形化位于所述阵列区的所述第二导电层，以形成多个分立的电容接触层，所述电容接触层与位于所述第三通孔内的所述第一导电层电连接。
[0014]相应地，本专利技术实施例还提供一种半导体结构包括：基底，所述基底包括外围区，且所述外围区包括导线引出区，所述基底上具有多个分立的位线结构；相邻所述位线结构之间具有介质层，且所述外围区具有贯穿所述介质层的第一接触孔；所述导线引出区具有第二通孔；所述第一接触孔中具有填充层，且所述填充层顶部低于所述介质层顶部，剩余所述第一接触孔为第一通孔；第一导电层，所述第一导电层位于所述第一通孔和所述第二通孔中，且所述第一导电层与所述第一通孔侧壁具有间隙；导电连接线，所述导电连接线位于所述介质层正上方，且与所述导线引出区的所述第一导电层相接触，且所述导电连接线与位于所述第一通孔内的所述第一导电层电绝缘。
[0015]另外，所述位线结构包括位于所述基底上的位线导电层和位于所述位线导电层上且远离所述基底一侧的盖层，所述第二通孔暴露出所述位线导电层。
[0016]另外，所述基底中包括：多个分立的字线，所述第二通孔暴露出所述字线。
[0017]另外，所述第一导电层包括：扩散阻挡层，所述扩散阻挡层至少位于所述第一通孔和所述第二通孔的底部；金属层，所述金属层至少位于所述第二通孔的所述扩散阻挡层上。
[0018]另外，所述金属层还位于所述第一通孔的所述扩散阻挡层上，且所述金属层与所述第一通孔的侧壁具有间隙。
[0019]与现有技术相比，本专利技术实施例提供的技术方案具有以下优点：
[0020]上述技术方案中，在形成填充满第一通孔以及第二通孔的第一导电层之后，去除位于第一通孔侧壁的至少部分第一导电层，在后续图形化第二导电层形成导电连接线时，相邻导电连接线的间隔处会暴露出部分第一通孔，由于第一通孔侧壁的至少部分第一导电层已被去除，则相邻导电连接线不会通过该第一通孔的侧壁的第一导电层实现电连接，从而有利于降低相邻导电连接线之间的信号干扰。
附图说明
[0021]一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
[0022]图1-图8为本专利技术第一实施例提供的半导体结构的制作方法各步骤对应的结构示意图；
[0023]图9为本专利技术第一实施例提供的半导体结构第一通孔侧壁的第一导电层未去除的结构示意图；
[0024]图10-图11为本专利技术第二实施例提供的半导体结构的制作方法对应的结构示意图。
具体实施方式
[0025]由
技术介绍
可知，现有技术半导体结构中相邻导电连接线间存在信号干扰。
[0026]具体而言，制作半导体结构的过程中，形成填充满第一通孔和第二通孔的导电层，并对导电层进行图形化形成导电连接线期间，相邻导电连接线间隔处的第一通孔侧壁的导电层没有被完全刻蚀掉，相邻导电连接线通过第一通孔中留存的导电层实现电连接，从而产生信号干扰。
[0027]为解决上述问题，本专利技术实施例提供一种半导体结构的制作方法，在第一通孔和第二通孔中形成第一导电层，并去除位于第一通孔侧壁的至少部分第一导电层，则当后续形成的相邻导电连接线间隔处具有第一通孔时，第一导电层与第一通孔的侧壁具有间隙，从而相邻导电连接线不会通过第一通孔侧壁的第一导电层实现电连接，有利于降低相邻导电连接线之间的信号干扰。
[0028]为使本专利技术实施本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制作方法，其特征在于，包括：提供基底，所述基底包括外围区，且所述外围区包括导线引出区，所述基底上具有多个分立的位线结构，相邻所述位线结构之间形成有介质层，且所述外围区具有贯穿所述介质层的第一接触孔；形成填充层，所述填充层填充于所述第一接触孔内，且所述填充层顶部低于所述介质层顶部，剩余所述第一接触孔为第一通孔；对所述导线引出区进行刻蚀，形成至少两个第二通孔；形成第一导电层，所述第一导电层填充满所述第一通孔以及所述第二通孔；去除位于所述第一通孔侧壁的至少部分所述第一导电层；形成第二导电层，所述第二导电层为连续膜层，所述第二导电层位于所述介质层正上方，且还位于剩余的所述第一导电层表面；图形化所述第二导电层，形成与所述导线引出区的所述第一导电层电连接的导电连接线。2.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述位线结构包括依次堆叠形成的位线导电层以及盖层，所述对所述导线引出区进行刻蚀的工艺步骤包括：刻蚀所述导线引出区的所述盖层，暴露出所述导线引出区的所述位线导电层，形成至少两个所述第二通孔。3.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述基底中具有多个分立的字线，所述对所述导线引出区进行刻蚀的工艺步骤包括：刻蚀所述导线引出区，直至暴露出所述字线，形成至少两个所述第二通孔。4.根据权利要求1所述的半导体结构的制作方法，其特征在于，形成所述第一导电层包括：在所述第一通孔和所述第二通孔中依次堆叠形成扩散阻挡层以及金属层，所述扩散阻挡层至少位于所述第一通孔侧壁，所述金属层填充满所述第一通孔以及所述第二通孔；所述去除位于所述第一通孔侧壁的至少部分所述第一导电层，包括：去除位于所述第一通孔侧壁的至少部分所述扩散阻挡层。5.根据权利要求4所述的半导体结构的制作方法，其特征在于，所述扩散阻挡层的厚度为5-15nm，且所述扩散阻挡层的厚度小于所述金属层的厚度。6.根据权利要求1所述的半导体结构的制作方法，形成所述第一导电层的工艺步骤包括：形成填充满所述第一通孔以及所述第二通孔的导电膜，所述导电膜还位于所述介质层正上方；对所述导电膜进行平坦化处理，去除高于所述介质层顶部的所述导电膜，形成所述第一导电层。7.根据权利要求1所述的半导体结构的制作方法，其特征在于，在垂直于所述基底表面方...

【专利技术属性】
技术研发人员：辛欣，王景皓，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：