具有防光冲击保护的电子存储部件制造技术

一种电子存储部件（１００或１００’），包括至少一个存储单元矩阵（１０），其嵌入进和／或进入至少一个掺杂的接收衬底（２０）中，其特征在于：－接收衬底（２０）被与接收衬底（２０）相反掺杂的至少一个顶／保护衬底（３０）至少部分地和／或在其 远离存储单元矩阵（１０）的至少其中一个表面上所覆盖和／或围绕，以及－所述衬底（２０或３０）中的至少一个，例如接收衬底（２０）和／或尤其是顶／保护衬底（３０），与至少一个电路装置（分别是２４或３４）接触（１２ａ或１２ｂ）或连接（３２） ，用于检测由光入射产生的电荷载流子引起的电压或电流。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般涉及电子部件
，尤其涉及微电子部件。特别地，本专利技术涉及电子存储部件，包括至少一个嵌入和/或进入至少一个掺杂的接收衬底中的存储单元矩阵。
技术介绍
电子存储部件，例如可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)或快闪存储器，允许以“1”和“0”的形式读取和/或写入数字数据，“1”和“0”经常被称作写或擦除状态(位)。诸如强光源照射(所谓的光冲击)的外部影响可能导致这些数据的不正确读取。这种数据的不正确读取可以使用例如纠错码计数，这样信息被过量地存储在该物理媒质上，并且一旦读入了数据，算法就精确检查这些数据的错误。通常使用的算法可以在例如8个逻辑位(对应于多于8个物理位)的存储块中检测和/或校正一个或多个不正确的位(已知的例子是汉明码)。由于效率和成本的要求，在纠错码的情况下，理论上用于错误检测的算法不能检测所有可能的错误，但是总是能够限于检测和可能校正每个存储块中相对少的位。在安全至关重要的应用中，尤其如果某些特征错误模式在位中发生得比其它错误模式更为频繁、或者可以通过外部操作故意产生，这往往是不够的。因此，例如，当编码进入支付卡的货币计数时，保证物理稳定状态(即多年后可以通过物理处理将数据存储媒质改变成该状态)对应于空帐户状态总是重要的，以便支付卡在没有授权的情况下不能记帐更多的钱。抵抗光冲击的其它可能方式有例如，复制的数据读取访问(所谓的“读验证模式”)，其中结果被相互比较，或者在实际读取访问之前或之后使用禁用的字线读取数据。禁用的字线具有这样的效果在无错误的操作中总是读取一个且相同的模式(所谓的“读取已知答案模式”)；与其的偏离则表示冲击。然而，类似“读验证模式”或者“读取已知答案模式”的复制的读取访问仅能够检测恰好发生在验证读取访问时的冲击。这个时间窗口之外是这种传感器的盲区，因为作为规则的错误仅在读取过程中的瞬间发生；此外，使用这些方法使得有效读取访问延长。最后，也存在可分布在存储芯片上的专用光传感器。虽然这种专用光传感器可以在任何需要的时间检测光冲击，但是它们相对于存储芯片小并且因此不能够提供完全的表面覆盖。现反，如果增加这些传感器的数量，存储芯片所需要的空间也增加，这对于其制造成本有负面影响。例如，在智能卡领域出现了所有上述潜在的安全隐患。
技术实现思路
基于上述的不利和缺点(＝昂贵、复杂的纠错机制；复制的读取访问；局部限制的光传感器)，本专利技术的目的是进一步开发一种上述类型的电子存储部件，使得能够直接检测或立即感测以所谓的光冲击形式发生的光入射，而没有停滞时间(＝对芯片开发的贡献)。该目的通过具有如权利要求1中阐述的特征的电子存储部件实现。本专利技术的优选实施例以及进一步有利的发展在从属权利要求中确定。根据本专利技术的示范，公开了一种全新的微电子存储芯片的方法，使用整体的、大面积的光传感器，并且没有停滞时间。基于半导体的电子存储芯片中的存储单元被适当地排列成规则矩阵。尤其是在非易失性存储器的情况下，需要高电压用于编程或擦除。为了保持要处理的最大电压尽可能低，优选编程电压被分成正部分和负部分。这意味着其中形成存储单元的衬底也会连接到负电位。为了使这变为可能，根据本专利技术的微电子存储芯片的进一步开创性开发，所述衬底(例如，是p掺杂的和/或已知为例如高电压P阱(HP-W))的底部和/或侧面被相反掺杂的掩埋N阱(BN-W)(其可以是例如n掺杂的)围绕。在光冲击过程中，在半导体中产生电荷载流子，这些电荷载流子尤其表现为与这些阱的接触中的额外电流。这些电流可以利用至少一个电路装置测量，所述电路装置的形式优选为比较器电路，以便例如拒绝访问存储芯片，和/或在超过了(光)电压或光电流的特定极限或阈值时，向控制中央处理器(CPU)发送适当的警告信号。因此该电路装置的目标和目的是检测光入射产生的电荷电荷载流子引起的电压或电流，根据本专利技术该电路装置与其中至少一个衬底相接触或连接，-例如与采取接收衬底形式的高电压P阱(HP-W)接触或连接，和/或-优选与顶/保护衬底形式的掩埋N阱(BN-W)接触或连接。与矩阵中的其它电路元件相反，所述其它电路元件中电流是基于正常读取过程流动的，掩埋n型阱处的电位在读取模式下是静态的。因此，使用本专利技术，即使小的光感生电流也可以以特别的优选方式恒定且明确地检测出。测量存储单元矩阵的适当大面积阱中的感生电流的光传感器的优点在于不仅覆盖存储芯片的更大部分，而且同时是持续有效的，即其不表现出任何停滞时间，在所述停滞时间中光冲击可以未经注意地进行。此外，存储芯片的空间要求的增加不明显，因为无论如何阱是已经存在，而且只需要保留例如用于容纳电流比较器和相关的逻辑的空间。本专利技术最后涉及使用上述类型的电子存储部件用于光入射的特别是连续检测和/或特别是永久感测，该光入射特别是以至少一个光冲击的形式，例如入射到例如至少一个智能卡上。附图说明如前面已经讨论的，有各种可能的方式有利地体现和开发本专利技术的示范。在这一点上，参考从属于权利要求1的权利要求，将参考附图所示的实施方式的例子进一步描述本专利技术，但是本专利技术并不限于此。在图中图1是根据本专利技术的微电子存储部件的实施方式的第一个例子的示意性横截面表示，由于为了个别形式、元件、特征的清楚和可见性的原因，该图未按比例绘制；以及图2是根据本专利技术的微电子存储部件的实施方式的第二个例子的示意性横截面表示，由于为了个别形式、元件、特征的清楚和可见性的原因，该图未按比例绘制。具体实施例方式在图1和2中相同或相似的形式、元件或特征使用相同附图标记。根据本专利技术，图1示出的实施方式的第一个例子中基于半导体的微电子存储芯片100，以及图2示出的实施方式的第二个例子中基于半导体的微电子存储芯片100’，分别是具有(n矩阵)存储单元10的闪存芯片，其嵌入进，即进入高电压P阱(HP-W)形式的p掺杂接收衬底20中。两个外部源12a、12b，中央位线14、设置在位线14和第一源12a或第二源12b之间的字线16以及位于位线14和字线之间的控制栅18与该(n矩阵)存储单元10相关联。在所示的存储芯片100(参见图1)或100’(参见图2)的情况下，需要高电压用于编程或擦除。为了在这种环境中保持要处理的最大电压尽可能低，编程电压被分成正部分和负部分。这意味着其中形成了存储单元10的p掺杂接收衬底20也可以连接到负电位。为了使这变为可能，在图1和2中均示为高电压P阱(HP-W)的p掺杂接收衬底20被相反掺杂的掩埋N阱(BN-P)(＝n掺杂的顶/保护衬底30，该衬底30被埋入位于其下的p掺杂载体衬底40(晶片)中，并且保护(n矩阵)存储单元10不受强光源照射，即不受所谓的光冲击)所覆盖，并因此在其表面上被包围而远离存储单元10，即在底部和侧面处。在光冲击过程中，在半导体中产生电荷载流子，其尤其表现为在与这两个阱的接触中，即，在与接收衬底20的接触12a、12b中和与顶/保护衬底30的接触32中的额外电流。在根据图1的微电子存储芯片100的实施方式的第一个例子中，通过比较器电路24无停滞时间(dead times)地测量这些电流，所述比较器电路24经由采取外部源形式的电接触12a与接收衬底20连接，以便拒绝对存储芯片100的访问和/或若超过了特定阈值本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：M·瓦纳，J·加贝，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：