集成电磁屏蔽装置制造方法及图纸

为了隔离至少一个电元件或电子元件（１６，５８），例如集成到一个半导体衬底（１２）上的互连，本发明专利技术的装置包括下列至少一种隔离件：一个在衬底中延伸的隔离层（８４，８６，９０）；以及一个组件，其高度超过了该元件，并且在该元件的每侧包含至少两个重叠的导体（６０ ６２ ６４，６６ ６８，７０），这些导体集成到衬底中并沿着该元件延伸。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种集成电磁屏蔽装置，并且特别是涉及一种用于隔离集成到半导体衬底上的电元件或电子元件的装置。本专利技术特别用于隔离在半导体衬底上形成的连接(线路)中所传播的电信号，或者隔离产生于集成电路或这种电路的元件中的电信号。
技术介绍
例如集成发射极一接收器电路这样的电子装置是已知的，其中各种类型的信号共存。这些信号相互之间的区别在于它们的频率是不同的或它们所传送的信息种类不同一些信号可能是逻辑信号而另一些是模拟信号。这些不同信号的共存不利地影响这些电路的功能。例如，数字信号如时钟信号就很可能与模拟信号相互干扰。另外，将电感元件集成到这些电路中会引起这些电感元件和电连接之间的电磁耦合，导致其它信号的传播。因此，在一个集成接收器中，存在这样的风险由电压控制振荡器所产生的频率的频谱质量会因时钟信号的转换操作而受到干扰。在电子装置中，因此就需要有效地隔离其中传播信号的电连接，因为这些电连接可能干扰该装置的功能。根据一种已知的方法，这种问题可部分地得以解决，即，在两个导线之间插入干扰连接(interfering connection)，这些导线随后连接到地或DC电压源。这种方案显示在附图说明图1的剖面图中，一个硅衬底2被一个二氧化硅薄膜4所覆盖，并且在二氧化硅薄膜4上设有干扰连接6以及两个导线8和10。由K.Joarder在1995 IEEE第178页发表的文章“在BiCMOS混合方式集成电路中的信号隔离”中也涉及这个课题。已知的解决方案只提供了部分屏蔽它不能排除干扰连接6与同样形成在衬底2上的其它连接或元件(未示出)之间的电磁耦合。另外，在毫米波和超高频范围，该已知方案不能使干扰连接6完全与所述的其它连接或元件隔离所述频率的信号很可能在所述其它连接或元件和干扰连接6之间通过衬底2为媒介而进行交换。专利技术目的本专利技术的一个目的就是要克服上述的缺点。专利技术方案概述本专利技术旨在提供一种隔离装置，用于隔离集成到一个半导体衬底上的至少一个电元件或电子元件，该隔离装置的的特征在于它包括下列至少一种隔离件一个隔离层，它在衬底中延伸，和一个组件，其高度超过该元件的高度，并且在该元件的每侧包括至少两个重叠的电导体，这些电导体集成到衬底中并沿着该元件延伸。该电元件或电子元件可以是电连接以及电器件或电子器件或者是集成电路或该电路的一部分，或者甚至是集成到衬底上并被该装置界定的一个区域，在该区域中，在毫米波、射频或超高频范围的信号可进行传播，这样该装置同样形成了一个集成传播媒介(它是自屏蔽的)。根据本专利技术的装置的一个具体实施例，隔离层是一个隐埋在衬底中的半导体层，所述的层在元件下面延伸并且具有与衬底相反的掺杂类型，由此与所述衬底形成一个PN结，该装置还包括该PN结的反偏置的装置。根据本专利技术的另一具体实施例，该装置还包括至少一个沟槽，它在衬底中垂直于衬底表面并沿着元件延伸，而且位于该元件与另一个电元件或电子元件之间，隔离层填充所述的沟槽，以便将元件相互隔离开。根据本专利技术的装置可包括两个隔离层，它们填充在衬底中垂直于衬底的表面并在元件两侧沿着该元件延伸的两个沟槽。每个沟槽在两个重叠的电导体下面延伸。根据再一具体实施例，该装置还包括多个平行的沟槽，这些沟槽在衬底中垂至于衬底的表面、在元件下面并垂直于所述元件延伸，每个沟槽都填充隔离层。根据本专利技术的装置的一个优选实施例，重叠的电导体通过至少一个通路电互连，该通路是穿过电绝缘材料形成的。在这种情况下，每个通路可从重叠导体的一端延伸到另一端，或者重叠电导体通过多个分离的通路互连。根据本专利技术的另一个具体实施例，该装置还包括一个导电层，该导电层在元件上面延伸并将最上面的两个电导体连接到一起，所述的导体设置在该元件的每侧。根据本专利技术的又一个具体实施例，该装置包括一个附加的隔离层，它在衬底中在元件的下面延伸，并且将衬底的形成元件的部分与衬底的其余部分隔离开。根据本专利技术的再一个具体实施例，隔离层在衬底中在元件的下面延伸，并且将衬底的形成元件的部分与衬底的其余部分隔离开；隔离件还包括两个电导体，它们集成到该衬底中，设置在形成元件的所述衬底部分的上面，分别位于该元件的每侧，而且沿着该元件延伸。附图简述参照下面描述的实施例，本专利技术的这些和其它方面将会更清楚，这些实施例只作为一种信息并无限制之意，这些实施例将参照以下附图进行说明图1是已经描述的已知装置的剖面图，该装置用于隔离干扰连接；图2是根据本专利技术的装置的一个具体实施例的剖面图；图3显示出根据本专利技术的装置的一个不同的具体实施例的一部分；图4显示出图3所示装置的一种变型的一部分；图5是根据本专利技术的装置的另一具体实施例的一部分的平面图；图6是根据本专利技术的装置的另一具体实施例的一部分的(剖)视图；图7是沿图6中线VII-VII截取的剖面图；图8显示出图7的一种变型；图9显示出根据本专利技术的装置的另一具体实施例的一部分；图10是根据本专利技术的装置的一个具体实施例的剖面图；图11是根据本专利技术的装置的剖面图，该装置还形成“三板”结构；图12是根据本专利技术的另一装置的剖面图，该装置还形成一个波导。优选实施例叙述图2显示出根据本专利技术的一个例子，它包括例如一个P型硅半导体衬底12。该衬底上覆盖了一层电绝缘(隔离)薄膜14，它是由例如二氧化硅做成的，厚度小于例如10μm。要隔离的元件是一条导线16，它在隔离层14上形成。需要做的是，例如，将导线16与另一条导线18隔离，导线18与导线16平行延伸并且也形成在绝缘层14上。为此，在图2所示的例子中，利用了一个隔离层，它是一个N型隐埋半导体层20，它是在形成薄膜14之前通过扩散到衬底中而得到的。如图2所示，该层20在导线16下面延伸并且比导线16宽。设有一个DC(直流)电压源22，它使由层20和衬底形成的PN结反向偏置电压源22的一极通过一个电接点24连接到衬底12，而电压源22的+极通过贯穿绝缘层14的通路26连接到隐埋层20。以这种方式，获得了该导线16的电容隔离。如果衬底12是由N型半导体材料做成，那么就形成一个P型隐埋层20，并且使用这样一个DC电压源它的一极连接到所述的P型隐埋层，它的+极连接到衬底。图3显示出根据本专利技术的另一个例子，该图同样示出了半导体衬底12和在其表面形成的绝缘薄膜14。图3还显示出导线16和18，根据本专利技术它们要被相互隔离。为此，形成了一个深的沟槽28，它平行于导线16和18延伸并位于它们之间。该沟槽是跨越隔离层14的厚度而形成并在衬底12中延伸，该沟槽的深度P等于例如6μm，而其宽度L等于例如2μm。在沟槽28形成后，其中填充隔离层29，它可以由电绝缘材料或者导电或半导电材料做成。图4显示出根据本专利技术的另一个例子，它也包括导线16。在该图中没有显示出另一导线18以及可能要与导线16隔离的其它元件。图4显示出两个深的沟槽30和32，它们相互平行并平行于导线16延伸，它们分别在该导线的两侧延伸。这两个沟槽同样是跨越绝缘层14的厚度而形成并在衬底12中延伸。这些沟槽的深度P和宽度L可以例如与所述的相同。在这些沟槽形成后，它们分别填充隔离层34和36，这些隔离层可以由电绝缘材料或者导电或半导电材料做成。图5显示出根据本专利技术的另一个例子，它也包括导线16，导线16形成在覆盖衬底12(图5中未示出)的绝缘薄膜本文档来自技高网...

【技术保护点】
一种隔离装置，用于隔离集成到一个半导体衬底（１２）上的至少一个电元件或电子元件（１６，５８，１１２－１１４－１１６），该隔离装置的特征在于：它包括下列至少一种隔离件：一个隔离层（２０，２９，３４－３６，４０，５４－５６，８４－８６，９０ ，１０６，１１０－１１８，１２４－１２８），它在衬底中延伸，和一个组件，其高度超过该元件的高度，并且在该元件的每侧包括至少两个重叠的电导体（６０－６２－６４，６６，６８，７０；９２－９４，９６－９８），这些电导体集成到衬底中并沿着该元件 延伸。

【技术特征摘要】
FR 2000-9-5 00/113071.一种隔离装置，用于隔离集成到一个半导体衬底(12)上的至少一个电元件或电子元件(16，58，112-114-116)，该隔离装置的的特征在于它包括下列至少一种隔离件一个隔离层(20，29，34-36，40，54-56，84-86，90，106，110-118，124-128)，它在衬底中延伸，和一个组件，其高度超过该元件的高度，并且在该元件的每侧包括至少两个重叠的电导体(60-62-64，66，68，70；92-94，96-98)，这些电导体集成到衬底中并沿着该元件延伸。2.根据权利要求1的隔离装置，其中，隔离层是一个隐埋在衬底(12)中的半导体层(20)，所述的层在元件(16)下面延伸并且具有与衬底相反的掺杂类型，由此与所述衬底形成一个PN结，该隔离装置还包括该PN结的反偏置的装置(22)。3.根据权利要求1或2的隔离装置，该隔离装置还包括至少一个沟槽(28，30-32，42-44，50-52，80-82)，它在衬底(12)中垂直于衬底表面并沿着元件(16，58)延伸，而且位于该元件与另一个电元件或电子元件(18)之间，隔离层填充所述的沟槽，以便将元件相互隔离开。4.根据权利要求3的隔离装置，它包括两个隔离层(34-36，46-48，54-56，84-86)，它们填充在衬底(12)中垂直于衬底的表面并在元件(16，58)两侧沿着该元件延伸的两个沟槽。5.根据权利要求4的装置，其中，每个沟槽(80，82)在两个重叠的电导体(60-62-64，66-68-70)下面延伸。6.根据权利要求1-5中任一权利要求的隔离装置，该隔离装置还包括多个平行的沟槽，这些沟槽在衬底中垂至于衬底的表面、在元件下面并垂直于所述元件延伸，每个沟槽都填充隔离层。7.根据权利要求1-6中任一权利要...

【专利技术属性】
技术研发人员：P加曼德，A德拉托雷，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL[荷兰]