存储部件上的串行存在检测功能制造技术

提供用于访问串行存在检测数据的方法和装置。对于一些实施例，串行存在检测逻辑被结合在存储器件内，消除了对分离的串行存在检测部件的需要。

【技术实现步骤摘要】

本专利技术总体上涉及使用串行存在检测(SPD)机制的存储模块，更特别地，涉及在存储部件内集成SPD功能。
技术介绍
一般地存储模块是指在单一印刷电路板(PCB)上的存储器件的组件。许多类型的存储模块服从于指定PCB和连接器的各种电气属性以及特定物理尺寸(称为波形因数)的标准。该标准也指定各种电气特征，比如连接器上的引脚数、特定插脚引线(什么信号被发送给每个引脚)、各种电压电平、存储器配置、操作速度等。各种存储模块的特性可以在大范围内变化。例如，传统单列直插存储模块(SIMM)典型地允许同时传送32位数据，而传统的双列直插存储模块(DIMM)典型地允许同时传送64位数据。为了减少成本和加快投入市场的时间，通常希望将新存储器技术结合到现有的存储模块波形因数中而不是开发(或开发前)新存储模块波形因数。不幸的是，在模块最初设计时，很难预见该模块可以被要求支持的所有可能的存储技术(包括那些还没有开发出的)。为了适应新存储技术，一些存储模块标准要求串行存在检测(SPD)方案，其中各种特征信息以及存储模块支持的特定存储技术的属性被存储在存储模块上，典型地在单独的存储部件内。例如，图1说明了具有多个存储器件110和单独的SPD(存储器)部件120的一种示例性传统存储模块100。该SPD部件120可以包括一组参数，该组参数限定了模块100可以怎样被访问以从存储器件110读取数据/将数据写入该存储器件110。例如，这些参数可以包括访问速度、存储大小、配置以及制造商数据，如同在电子器件工程联合会(Joint Electron Device EngineeringCouncil)(JEDEC)标准No.21-C(4.12节串行存在检测标准，一般标准)中指定的，其在此被并入作为参考。在SPD部件120内的数据可以通过例如将SPD部件120的多个控制引脚连接到连接器130的导电“手指(finger)”132的串行接口线122被访问。例如，当计算机系统在加电(引导)被初始化时，存储在SPD部件120内的信息可以被基本输入/输出系统(BIOS)查询以确定模块100的大小、数据宽度、速度和电压要求。BIOS可以使用该信息正确地配置该存储器使其具有最大的可靠性和性能。如果存储模块没有SPD部件120，则计算机不能引导或BIOS可以被配置以假定这些参数的默认值，这可能引起存储模块的问题(例如，次最佳性能)。该说明的SPD方案可以允许各种不同的存储技术被结合到标准波形因数内。例如，可能不同的存储器件的不同设置(例如不同数据宽度)可以被组装到相同的波形因数上，且每个不同设置具有写入在它的SPD部件120内的不同的SPD数据以确定它的操作参数。然而，该方案有许多缺陷。作为实例，SPD部件120的加入增加了PCB空间并增加了模块100的总成本。此外，由于它代表了必须备有的另一部分，因此SPD部件120的加入导致额外的库存总开销(inventory overhead)。相应地，需要改进存储和读取存储模块参数的技术(例如，改进的SPD方案)。
技术实现思路
本专利技术的实施例一般地提供访问串行存在检测数据的方法和装置。一个实施例提供通常包括印刷电路板、耦接到或与该印刷电路板集成在一起的连接器以及安装在印刷电路板上的多个存储器件的存储模块。至少其中一个存储器件包括用于存储指示与该存储模块的操作相关的一个或多个参数的串行存在检测数据的非易失性存储元件，并且进一步地包括与用于提供访问存储在非易失性存储元件内的串行存在检测数据的连接器电耦接的串行接口控制引脚。另一实施例提供通常包括一个或多个存储阵列、用于在一组数据引脚和该存储阵列之间并行地交换数据的控制电路、以及用于存储串行存在检测数据的非易失性存储元件的存储器件。该存储器件还包括用于通过一组控制引脚提供串行访问存储在非易失性存储元件内的串行存在检测数据的串行接口逻辑。另一实施例提供一种动态随机存取存储器(DRAM)器件，其通常包括一个或多个存储阵列、用于在一组数据引脚和该存储阵列之间并行地交换数据的控制电路、用于存储串行存在检测数据的电可编程熔丝、以及用于通过一组控制引脚提供串行访问存储在电可编程熔丝内的串行存在检测数据的串行接口逻辑。另一实施例提供一种存储器件，其通常包括一个或多个存储阵列、用于在一组数据引脚和该存储阵列之间并行地交换数据的装置、用于存储串行存在检测数据的非易失性存储装置、以及用于通过一组控制引脚提供串行访问存储在非易失性存储装置内的串行存在检测数据的装置。另一实施例提供用于提供访问存储模块的串行存在检测数据的方法。该方法一般地包括在该存储模块的印刷电路板上安装多个存储器件，其中至少其中一个存储器件包括用于存储指示与该存储模块的操作相关的一个或多个参数的串行存在检测数据的非易失性存储元件，以及将至少一个存储器件的串行接口控制引脚与存储模块的连接器电耦接以提供访问存储在非易失性存储元件内的串行存在检测数据。附图说明参考实施例可以获得能够详细地理解本专利技术的上述特征的方式、本专利技术的更具体的说明、以上的简要概述。但是要注意，由于该专利技术可以容许其它等效实施例，附图仅说明了该专利技术的典型实施例，并因此不应被认为是对其范围的限制。图1说明了根据现有技术使用串行存在检测(SPD)方案的示例性存储模块；图2说明了根据本专利技术的一个实施例使用SPD方案的示例性存储模块；图3说明了根据本专利技术的一个实施例结合SPD功能的示例性动态随机存取存储器(DRAM)器件；图4说明了根据本专利技术的一个实施例装配存储模块的示例性操作；以及图5说明了根据本专利技术的一个实施例使用SPD方案的另一示例性存储模块。具体实施例方式本专利技术的实施例一般地提供将串行存在检测(SPD)功能集成在存储器件内的方法和装置。对于一些实施例，存储器件包括非易失性存储元件，比如电可编程熔丝(e熔丝)以存储SPD数据。这些存储元件可以以与传统分离SPD部件相似的方式被轮询(例如通过串行接口)，因此，使得SPD功能在存储器件中的集成对于外部设备是透明的。在一个实施例中，对分离SPD部件的需要被消除，因此PCB大小、存储模块的总成本以及库存总开销都可以被减小。为了便于理解，下面描述的实施例可以参考包括DRAM器件的双列直插存储模块(DIMM)，作为其中在此描述的SPD方案可被有利使用的一类存储模块的具体性但并不是限制性的例子。但是，本领域技术人员可以理解，这些技术可以被应用在宽范围的使用许多不同类型存储器件的存储模块中。进一步地，虽然实施例可以参考将SPD数据存储在e熔丝内来进行描述，但SPD数据也可以存储在各种其它类型的非易失性存储元件内。示例性存储模块图2说明了根据本专利技术的实施例具有结合SPD功能的存储器件2101-N的示例性存储模块200。由于仅为了说明目的，存储器件2101-N显示为DRAM器件。如同本领域中所公知的，N的值可以取决于存储模块200的特定配置，以及特定器件2101-N的配置。如所示，每个器件210可以包括内部SPD逻辑220，因此消除了对分离SPD部件的需要。对于一些实施例，一个或多个存储器件2101-N可以不包括SPD逻辑220。然而，通过消除对备有分离器件的需要，在每个器件中包括SPD逻辑220可以简化设计并减小库存总开销(即，一些本文档来自技高网...

【技术保护点】
一种存储模块，包括：印刷电路板；耦接到或与该印刷电路板集成的连接器；以及安装在该印刷电路板上的多个存储器件，其中至少其中一个存储器件包括用于存储指示与该存储模块的操作相关的一个或多个参数的串行存在检测数据的非易失性存储元件以及与该连接器电耦接用于提供访问存储在所述非易失性存储元件内的该串行存在检测数据的串行接口控制引脚。

【技术特征摘要】
US 2005-9-15 11/2275851.一种存储模块，包括印刷电路板；耦接到或与该印刷电路板集成的连接器；以及安装在该印刷电路板上的多个存储器件，其中至少其中一个存储器件包括用于存储指示与该存储模块的操作相关的一个或多个参数的串行存在检测数据的非易失性存储元件以及与该连接器电耦接用于提供访问存储在所述非易失性存储元件内的该串行存在检测数据的串行接口控制引脚。2.如权利要求1的存储模块，其中所述非易失性存储元件包括熔丝。3.如权利要求2的存储模块，其中所述非易失性存储元件包括电可编程熔丝。4.如权利要求1的存储模块，其中一个以上的存储器件包括用于存储该串行存在检测数据的非易失性存储元件以及串行接口控制引脚。5.如权利要求4的存储模块，其中只有其中一个存储器件的串行接口控制引脚电耦接到该连接器。6.如权利要求1的存储模块，其中在存储器件已经被安装到该印刷电路板之后至少其中一个存储器件的非易失性存储元件是可写的。7.一种存储器件，包括一个或多个存储阵列；用于在一组数据引脚和所述存储阵列之间并行地交换数据的控制电路；用于存储串行存在检测数据的非易失性存储元件；以及用于通过一组控制引脚提供串行访问存储在非易失性存储元件内的串行存在检测数据的串行接口逻辑。8.如权利要求7的存储器件，其中隆起区形成在该一个或多个存储阵列之间；以及所述非易失性存储元件位于该隆起区内。9.如权利要求7的存储器件，其中所述非易失性存储元件包括电可编程熔丝。10.如权利要求7的存储器件，其中所述控制引脚位于由没有电连接到存储器件的一个或多个先前型式内的逻辑电路的引脚先前占据的引脚位置处。11.如权利要求7的存储器件，进一步包括用于启动和/或停用该串行接口逻辑的一个或多个熔丝元件。12.一种动态随机存取存储器(DRAM)器件，包括一个或多个存储阵列；用于在一组数据引脚和所述存储阵列之间并行地交换数据的控制电路；用于存储串行存在检测数据的电可编程熔丝；以及用于通过一组控制引脚提供串行访问存储在电可编程熔丝内的串行存在检测数据的串行接口逻辑。13.如权利要求12的DRAM器件，其中隆起区形成...

【专利技术属性】
技术研发人员：K尼尔勒，M弗森，
申请(专利权)人：奇梦达股份公司，
类型：发明
国别省市：DE[德国]