半导体装置的制造方法制造方法及图纸

一种半导体装置的制造方法，在现有的半导体装载的制造方法中，在形成ＬＯＣＯＳ氧化膜后，使用ＬＯＣＯＳ氧化膜的鸟嘴形成漏极扩散层，因此，存在漏极扩散层的位置精度差的问题。在本发明专利技术的半导体装置的制造方法中，在外延层（４）上面堆积多晶硅膜（９）及氮化硅膜（１０）。构图为在形成ＬＯＣＯＳ氧化膜（１４）的区域残留多晶硅膜（９）及氮化硅膜（１０）。而且，将多晶硅膜（９）及氮化硅膜（１０）的台阶作为对准标记使用，形成作为漏极区域的扩散层（１１）。然后，形成ＬＯＣＯＳ氧化膜（１４）。通过该制造方法，可不受ＬＯＣＯＳ氧化膜的形状影响，而高位置精度地形成扩散层（１１）。

【技术实现步骤摘要】

本专利技术涉及为提高耐压特性及降低ON时的电阻值，而高精度地形成漏极区域的技术。
技术介绍
在现有的中有如下制法，在由二重扩散结构形成的漏极区域，首先形成LOCOS(Local Oxidation of Silicon)氧化膜。此时，稍稍倾斜且较大地形成位于漏极区域侧的LOCOS氧化膜的鸟嘴(バ一ズビ一ク)形状。然后，利用LOCOS氧化膜的鸟嘴形状，以高加速电压从LOCOS氧化膜上面离子注入杂质并使其扩散。通过该制造方法，形成漏极区域的深度扩散的低浓度扩散层。然后，通过使用LOCOS氧化膜利用自对准技术，从低浓度扩散层表面注入杂质，形成漏极区域的高浓度扩散层(例如参照专利文献1)。专利文献1特开2003-309258号公报(第8-10页、第5-9图)如上所述，在现有的中，在形成LOCOS氧化膜的区域的外延层表面选择性地形成氧化硅膜及氮化硅膜。然后，在形成LOCOS氧化膜后，通过从该LOCOS氧化膜的鸟嘴上面进行离子注入，形成漏极区域。因此，由于LOCOS氧化膜形成时的掩模偏移或鸟嘴部的膜厚、形状等而在漏极区域的形成区域产生偏差，存在对位精度不良的问题。另外，当漏极区域形成到与源极区域重叠而形成的反向栅区域的附近时，产生耐压特性劣化的问题。另一方面，当漏极区域从该反向栅区域向远方形成时，存在导通时的电阻值增大的问题。即，漏极区域需要考虑耐压特性及导通时的电阻值等，高精度地形成。但是，如上所述，由于漏极区域的对位精度不好，故存在难于实现所希望的耐压特性及所希望的导通时的电阻值的问题。另外，在外延层表面首先堆积形成LOCOS氧化膜时的氧化硅膜及氮化硅膜。然后，在形成LOCOS氧化膜后，除去氧化硅膜及氮化硅膜，堆积栅极氧化膜、栅极电极用多晶硅。根据该制造方法，存在制造工艺复杂，制造成本高的问题。
技术实现思路
本专利技术是鉴于上述的各情况而开发的，在本专利技术的包括在半导体层表面形成绝缘层并选择性地除去所述绝缘层，以在该半导体层上形成场氧化膜的区域设置开口部的工序；在所述半导体层表面堆积抗蚀剂后，将所述绝缘层的台阶作为对准标记使用，选择性地除去所述抗蚀剂，以所述抗蚀剂为掩模，形成漏极扩散层的工序；使用所述绝缘层，从所述半导体层表面形成所述场氧化膜，在除去所述绝缘层的一部分后，以至少其一端侧配置在所述场氧化膜上方的方式形成栅极电极的工序；以一部分配置在所述栅极电极的另一端侧下方的方式形成反向栅扩散层，从该反向栅扩散层表面形成源极扩散层的工序。因此，在本专利技术中，在形成场氧化膜前，将场氧化膜形成用绝缘层作为对准标记，形成漏极扩散层。利用该制造方法，可高位置精度地形成漏极扩散层。另外，在本专利技术的中，在形成所述反向栅扩散层的工序中，使用所述栅极电极的另一端并通过自对准技术形成。因此，在本专利技术中，使用栅极电极利用自对准技术形成反向栅极扩散层。通过该制造方法，可高位置精度地配置漏极扩散层和反向栅扩散层，可实现所希望的耐压及所希望的导通电阻值。在本专利技术的中，在选择性地除去所述绝缘层的工序中，在所述半导体层表面顺序堆积栅极氧化膜、第一硅膜及氮化硅膜后，对准所述场氧化膜的形成区域除去所述第一硅膜及所述氮化硅膜。因此，在本专利技术中，作为栅极氧化膜、栅极电极使用的第一硅膜被作为形成场氧化膜时的掩模使用。通过该制造方法，可将制造工序简化，可抑制制造成本。在本专利技术的中，在除去所述绝缘层的一部分的工序中，在形成所述场氧化膜后，除去所述氮化硅膜。因此，在本专利技术中，将栅极氧化膜在由硅膜覆盖的状态下，作为形成场氧化膜时的绝缘层使用。通过该制造方法，在半导体层表面堆积栅极氧化膜时，可通过设置所希望的膜厚，防止栅极氧化膜过分地成长。在本专利技术的中，在形成所述栅极电极的工序中，在除去所述氮化硅膜后，在所述半导体层上面堆积第二硅膜，将所述场氧化膜的台阶作为对准标记使用。因此，在本专利技术中，可对漏极扩散层高位置精度地形成栅极电极。而且，可对漏极扩散层高位置精度地形成通过使用栅极电极利用自对准技术形成的反向栅扩散层。在本专利技术中，将作为形成场氧化膜的掩模使用的绝缘层的台阶作为对准标记利用，形成漏极扩散层。此时，在形成场氧化膜的工序的前工序中，可形成漏极扩散层。通过该制造方法，可不受场氧化膜的形状等影响，而高位置精度地形成漏极扩散层。在本专利技术中，使用场氧化膜的台阶构图栅极电极。而且，使用该栅极电极的另一端，通过自对准技术形成反向栅扩散层。通过该制造方法，可高位置精度地配置漏极扩散层和反向栅扩散层，可实现所希望的耐压特性及所希望的导通时的电阻值。在本专利技术中，作为栅极氧化膜、栅极电极使用的硅膜被作为形成场氧化膜时的绝缘层使用。然后，使用栅极氧化膜及硅膜形成栅极电极。通过该制造方法，可将制造工序简化，可抑制制造成本。在本专利技术中，在半导体表面堆积栅极氧化膜后，由作为栅极电极使用的硅膜覆盖栅极氧化膜。然后，在硅膜上面进一步堆积硅膜，使栅极电极达到所希望的膜厚。通过该制造方法，可防止栅极氧化膜过分地成长，可将栅极氧化膜的膜厚维持在所希望的厚度。附图说明图1是说明本专利技术实施例的的剖面图；图2是说明本专利技术实施例的的剖面图；图3是说明本专利技术实施例的的剖面图；图4是说明本专利技术实施例的的剖面图；图5是说明本专利技术实施例的的剖面图；图6是说明本专利技术实施例的的剖面图；图7是说明本专利技术实施例的的剖面图；图8(A)是说明本专利技术实施例的半导体装置的耐压特性的图，(B)是说明本专利技术实施例的半导体装置的导通电阻值的图。符号说明 1 P型单晶硅衬底2 N型埋入扩散层4 N型外延层8 氧化硅膜9 多晶硅膜10 氮化硅膜11 N型扩散层12 光致抗蚀剂13 开口部15 多晶硅膜16 硅化钨膜17 氧化硅膜18 栅极电极21 P型扩散层具体实施方式下面，参照图1～图7详细说明本专利技术一实施例的。图1～图7是用于说明本实施例的的剖面图。另外，在以下的说明中，对由分离区域区分的在一个元件形成区域形成例如N沟道型MOS晶体管的情况进行说明，但不限于该情况。例如，也可以是在其它元件形成区域形成P沟道型MOS晶体管、NPN型晶体管、纵型PNP晶体管等，形成半导体集成电路装置的情况。首先，如图1所示，准备P型单晶硅衬底1。从衬底1表面，使用公知的光刻技术，离子注入N型杂质，例如磷(P)，形成N型埋入扩散层2。然后，从衬底1表面，使用公知的光刻技术离子注入P型杂质例如硼(B)，形成P型埋入扩散层3。然后，将衬底1配置在外延成长装置支持器(サセプタ)上。然后，通过灯加热，给予衬底1例如1200℃程度的高温，同时，向反应管内导入SiHCl3气体和H2气体。通过该工序，在衬底1上成长例如比电阻0.1～2.0Ω·cm、厚度0.5～1.5μm程度的外延层4。另外，本实施例中的衬底1及外延层4对应本专利技术的半导体层。而且，在本实施例中，表示在衬底1上形成有一层外延层4的情况，但不限于此。例如作为本专利技术的半导体层，可以仅是衬底的情况，还可以为在衬底上面层极多层外延层的情况。另外，衬底还可以为N型单晶硅衬底、化合物半导体衬底。其次，如图2所示，从外延层4表面，使用公知的光刻技术离子注入N型杂质例如磷(P)，形成N型扩散层5。然后，从外延层4表面，使用公知的光刻技术离子注入P型杂质例如硼(B)，形成P型扩散层6。而且，通过将P型埋入本文档来自技高网...

【技术保护点】
一种半导体装置的制造方法，其特征在于，包括：在半导体层表面形成绝缘层，并以在该半导体层上形成场氧化膜的区域设置开口部的方式选择性地除去所述绝缘层的工序；在所述半导体层表面堆积抗蚀剂后，将所述绝缘层的台阶作为对准标记使用，选择性地除去所述抗蚀剂，以所述抗蚀剂为掩模，形成漏极扩散层的工序；使用所述绝缘层，从所述半导体层表面形成所述场氧化膜，在除去所述绝缘层的一部分后，以至少其一端侧配置在所述场氧化膜上方的方式形成栅极电极的工序；以其一部分配置在所述栅极电极的另一端侧下方的方式形成反向栅扩散层，并从该反向栅扩散层表面形成源极扩散层的工序。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：小仓尚，
申请(专利权)人：三洋电机株式会社，
类型：发明
国别省市：JP[日本]