制造半导体器件的鳍式场效应晶体管的方法技术

一种制造半导体器件的鳍式ＦＥＴ的方法。该方法包括以下步骤：在半导体衬底上依次沉积第一绝缘膜和第二绝缘膜；通过使用第一掩模蚀刻该第一绝缘膜和该第二绝缘膜，以形成沟槽；以及在该沟槽中沉积第一导体。该方法能够简化鳍式ＦＥＴ的制造过程，并且通过降低源区和漏区的电阻能够最大化鳍式ＦＥＴ的载流性能。

【技术实现步骤摘要】

本专利技术涉及一种制造半导体器件的方法，尤其涉及一种制造半导体器件的鳍式FET(场效应晶体管)的方法。
技术介绍
信息技术和通信设备的发展以及计算机的普及导致半导体器件的改进。半导体器件的大规模集成促使研究各种方法，以在最大化性能的同时减小在衬底上形成的单个器件的特征尺寸。 CMOS(互补金属氧化物半导体)是一种能使场效应晶体管(FET)更大规模集成的技术。然而，由于更大规模集成，使得FET的尺寸降低，从而引起器件的性能和可靠性降低。为了改善这些问题，已经提出“鳍式”FET设计，其特征在于具有像鱼的背鳍形状的垂直体结构。 三维鳍式FET可具有多种结构变化，例如，DELTA(fully depletedlean-channel transistor，全耗尽倾向沟道晶体管)和GAA(gate all around，全环栅)。DELTA结构具有有源鳍形区，其中将形成沟道。有源鳍形区垂直突出并具有预定的宽度。栅电极围绕垂直突出的沟道部分。因此，突出部分的高度变为沟道的宽度，而突出部分的宽度变为沟道的厚度。由于突出部分的两侧起到沟道的作用，因此该结构具有使沟道宽度加倍的效果。从而，能够本文档来自技高网...

【技术保护点】
一种制造鳍式场效应晶体管的方法，包括以下步骤：在半导体衬底上依次沉积第一绝缘膜和第二绝缘膜；使用第一掩模蚀刻该第一绝缘膜和该第二绝缘膜，以形成其上将形成鳍形导体的沟槽；在形成有该沟槽的该第一绝缘膜和该第二绝缘膜上沉积 第一导体，从而形成该鳍形导体；在该第一绝缘膜和该鳍形导体上沉积栅极绝缘膜和栅极导电层；使用第二掩模干蚀刻该栅极导电层，以形成栅极导体；沉积间隔膜，通过全蚀刻方法在该栅极导体的侧壁上形成间隔部件，然后通过源极和漏极离子 注入工艺形成源极和漏极；以及在该栅极导体和该鳍形导体的暴露部分上执行自对...

【技术特征摘要】
KR 2005-12-29 10-2005-0134181范围内的对其进行的修改和变换。权利要求1.一种制造鳍式场效应晶体管的方法，包括以下步骤在半导体衬底上依次沉积第一绝缘膜和第二绝缘膜；使用第一掩模蚀刻该第一绝缘膜和该第二绝缘膜，以形成其上将形成鳍形导体的沟槽；在形成有该沟槽的该第一绝缘膜和该第二绝缘膜上沉积第一导体，从而形成该鳍形导体；在该第一绝缘膜和该鳍形导体上沉积栅极绝缘膜和栅极导电层；使用第二掩模干蚀刻该栅极导电层，以形成栅极导体；沉积间隔膜，通过全蚀刻方法在该栅极导体的侧壁上形成间隔部件，然后通过源极和漏极离子注入工艺形成源极和漏极；以及在该栅极导体和该鳍形导体的暴露部分上执行自对准硅化物工艺，以形成自对准硅化物膜。2.如权利要求1所述的方法，其中该第一绝缘膜为氧化物膜。3.如权利要求1所述的方法，其中该第一绝缘膜的厚度范围从约1,000至约5,000。4.如权利要求1所述的方法，其中该第一绝缘膜用作器件隔离氧化物膜。5.如权利要求1所述的方法，其中该第二绝缘膜为氮化物膜。6.如权利要求1所述的方法，其中该第二绝缘膜的厚度范围从约500至约3,000。7.如权利要求1所述的方法，其中该第一绝缘膜...

【专利技术属性】
技术研发人员：朴正浩，
申请(专利权)人：东部电子股份有限公司，
类型：发明
国别省市：KR[韩国]