一种制作高压器件沟道的非外延方法技术

本发明专利技术公开了一种制作高压器件沟道的非外延方法，其包含如下步骤：用高能离子注入磷来做为Ｎ型埋层；用低能离子注入磷来做为Ｎ型沟道衬底；用高温长时间退火来实现准均匀掺杂Ｎ型沟道。本发明专利技术由于采用了上述方法，简化了高压器件的沟道的制作流程，从而起到了降低生产成本的作用。

【技术实现步骤摘要】

本专利技术涉及一种制作高压器件沟道的方法，尤其涉及一种制作高压器件沟 道的非外延方法。
技术介绍
目前，40V以上的高压器件的沟道生产工艺， 一般都采用以下工艺先在PMOS等一些需要N型埋层的区域注入锑作为N型埋层，然后再在上 面外延生长N型衬底。这种生产工艺流程复杂，成本昂贵。
技术实现思路
本专利技术要解决的技术问题是提供一种生产工艺简单，生产成本低廉的制作 高压器件沟道的非外延方法。为解决上述技术问题，本专利技术提供，其包含如下步骤用高能离子注入磷来做为N型埋层；用低能离子注入磷来做 为N型沟道衬底；用高温长时间退火来实现准均匀掺杂N型沟道。本专利技术由于采用了上述新工艺，简化了生产流程，从而起到了降低生产成 本的效果。具体实施例方式下面对本专利技术作进一步详细的说明。本专利技术在40V以上的高压器件沟道的生产工艺中，相比较与现有工艺中 的用锑注入作为N型埋层，本专利技术采用了高能离子注入磷来做为N型埋层。 在N型埋层形成之后，相比较与现有工艺中的外延生长N型衬底，本专利技术釆 用中低能离子注入磷外加高温长时间退火来作为准均匀掺杂的N型沟道。实施例1a. 先在硅片表面生产一层牺牲氧化层；b. 在PM0S等一些需要N型埋层的区域注入1500kev左右的磷来做为N型 埋层；c. 在PMOS等一些需要均匀掺杂N型衬底的区域用注入150kev左右的磷， 然后再进行120(TC左右约8小时的高温长时间退火来实现准均匀掺杂N型沟道。实施例2a. 先在硅片表面生产一层牺牲氧化层；b. 在PMOS等一些需要N型埋层的区域注入1000kev左右的磯来做为N型 埋层；c. 在PMOS等一些需要均匀掺杂N型衬底的区域用注入100kev左右的磷， 然后再进行120(TC左右约8小时的高温长时间退火来实现准均匀掺杂N型沟道。实施例3a. 先在硅片表面生产一层牺牲氧化层；b. 在PMOS等一些需要N型埋层的区域注入2000kev左右的磷来做为N型 埋层；c)在PMOS等一些需要均匀掺杂N型衬底的区域用注入200kev左右的磷，然后再进行i加(TC左右约8小时的高温长时间退火来实现准均匀掺杂N型沟权利要求1. ，其特征在于，包含如下步骤a. 用高能离子注入磷来做为N型埋层；b. 用低能离子注入磷来做为N型沟道衬底；C.高温长时间退火来实现准均匀掺杂N型沟道。2. 根据权利要求1所述的制作高压器件沟道的非外延方法，其特征在于: 所述高能离子注入磷为1000-2000kev。3. 根据权利要求1所述的制作高压器件沟道的非外延方法，其特征在于: 所述低能离子注入磷为100-200kev。4. 根据权利要求1所述的制作高压器件沟道的非外延方法，其特征在于: 所述高温为1100-1300°C。5. 根据权利要求1所述的制作高压器件沟道的非外延方法，其特征在于: 所述长时间为5-10小时。全文摘要本专利技术公开了，其包含如下步骤用高能离子注入磷来做为N型埋层；用低能离子注入磷来做为N型沟道衬底；用高温长时间退火来实现准均匀掺杂N型沟道。本专利技术由于采用了上述方法，简化了高压器件的沟道的制作流程，从而起到了降低生产成本的作用。文档编号H01L21/02GK101123191SQ20061002999公开日2008年2月13日 申请日期2006年8月11日 优先权日2006年8月11日专利技术者周贯宇, 钱文生, 陈华伦 申请人:上海华虹Nec电子有限公司本文档来自技高网...

【技术保护点】
一种制作高压器件沟道的非外延方法，其特征在于，包含如下步骤：ａ．用高能离子注入磷来做为Ｎ型埋层；ｂ．用低能离子注入磷来做为Ｎ型沟道衬底；ｃ．高温长时间退火来实现准均匀掺杂Ｎ型沟道。

【技术特征摘要】

【专利技术属性】
技术研发人员：周贯宇，钱文生，陈华伦，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：31[中国|上海]