沟槽型MOS晶体管的制造方法技术

本发明专利技术公开了一种沟槽型ＭＯＳ晶体管的制造方法，旨在降低栅极和漏极间的电容，提高晶体管的开关速率。该方法包括以下步骤：通过干法刻蚀形成深沟槽；在所述沟槽的底部和侧壁上进行一层牺牲氧化膜的生长；在所述沟槽的底部和侧壁的位置，使用用高密度等离子沉积技术，再生长一层高密度等离子体氧化膜；使用药液去除所述沟槽侧壁上的氧化膜，该被去除的氧化膜包括牺牲氧化膜和高密度等离子体氧化膜；在所述沟槽的底部和侧壁的位置，再进行一层栅极氧化膜的生长；在沟槽内进行栅极多晶硅的生长及回刻。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件的制造方法，尤其涉及一种能够降低底部 电容的沟槽型MOS晶体管的制造方法。
技术介绍
在功率器件中，开关特性逐渐成为一个衡量这些器件性能的主要参数， 而要提高其开关特性则必须降低其整体的电容。目前，沟槽型MOS晶体管的 制造方法一般如下(1)通过干法刻蚀形成深沟槽；(2)通过扩散炉进 行牺牲氧化膜的生长；(3)去除牺牲氧化膜；(4)进行栅氧化膜的生长;(5)进行栅极多晶硅的生长；(6)将栅极多晶硅回刻到硅平面以下；(7) 基体区和源区光刻注入；(8)层间膜生长和接触孔形成；(9)正面金属 溅射和刻蚀；(10)背面减薄和背面金属化。如图1和图2所示，通过上述方法制造而成的沟槽型MOS晶体管，由 于其栅氧化膜在沟槽底部的厚度比在侧壁薄，因此导致了栅极和漏极之间 比较大的电容。但是如果通过提高氧化膜厚度的方法来降低电容，很容易 导致侧壁的氧化膜也同时变厚，而这会导致开启电压和导通电阻增大，从 而使晶体管的整体功耗上升。因此希望有一种方法，能够单独增加沟槽底 部氧化膜的厚度而不提高该沟槽侧壁氧化膜的厚度，从而能够减小栅极和 漏极之间的电容，而又不会影响晶体管的如功耗等其它特性
技术实现思路
本专利技术要解决的技术问题是提供一种沟槽型M0S晶体管的制造方法， 可降低沟槽型MOS晶体管栅极和漏极间的电容，提高其开关速率，而又不 会影响到该晶体管的功耗等其他特性。为解决上述技术问题，本专利技术是通过以下技术方案实现的，即包括以 下步骤(1) 通过干法刻蚀形成深沟槽；(2) 在所述沟槽的底部和侧壁上进行一层牺牲氧化膜的生长；(3) 在所述沟槽的底部和侧壁的位置上再进行一层栅极氧化膜的生长；(4) 在沟槽内进行栅极多晶硅的生长及回刻； 在步骤(2)和步骤(3)之间还包括以下步骤在所述沟槽的底部和侧壁的位置，使用高密度等离子沉积技术，再生 长一层高密度等离子体氧化膜；使用药液去除所述沟槽侧壁上的氧化膜，该被去除的氧化膜包括牺牲 氧化膜和高密度等离子体氧化膜。本专利技术由于采用了上述技术方案，具有如下有益效果，即通过在沟槽 底部加长一层薄膜，提高了底部栅极和漏极之间介质的厚度，从而降低了 栅极和漏极间的电容，提高了晶体管的开关速率。附图说明下面结合附图与具体实施方式对本专利技术作进一步详细的说明-图1是根据现有方法制造的沟槽型MOS晶体管的剖面图2是根据现有方法制造的沟槽型MOS晶体管中沟槽的局部放大剖 面图；图3是根据本专利技术所述方法制造的沟槽型M0S晶体管的剖面图； 图4是根据本专利技术所述方法制造的沟槽型M0S晶体管中沟槽的局部 放大剖面图。具体实施方式本专利技术所述的方法包括以下步骤(1) 通过干法刻蚀形成深沟槽；(2) 在该沟槽的底部和侧壁上，进行一层牺牲氧化膜的生长，该牺 牲氧化膜的厚度大约为300-500埃；(3) 在所述沟槽的底部和侧壁的位置，即步骤(2)所生长的牺牲氧 化膜的上面，使用高密度等离子沉积技术(HDP)，再生长一层厚度为 1000-3000埃的高密度等离子体氧化膜；(4) 使用药液，如氢氟酸，去除生长在所述沟槽侧壁上的氧化膜， 该被去除的氧化膜包括牺牲氧化膜和高密度等离子体氧化膜；(5) 在所述沟槽的侧壁及底部的位置，再进行一层栅极氧化膜的生长；(6) 在沟槽内进行栅极多晶硅的生长以及回刻； 下面按照常规的方法，再执行以下步骤，以完成整个沟槽型MOS晶体管的制造，这里简单描述如下(7) 基体区和源区光刻注入；(8) 层间膜生长和接触孔形成；(9) 正面金属溅射和刻蚀；(10) 背面减薄和背面金属化。图3和图4分别是根据本专利技术所述方法制造的沟槽型MOS晶体管的剖面 图和该沟槽型MOS晶体管中沟槽的局部放大剖面图，将其与图1和图2相比 较，可看出使用本方法制造的晶体管中的沟槽底部氧化膜的厚度明显大于 该沟槽侧壁氧化膜的厚度，而沟槽侧壁氧化膜的厚度却没有多大变化，因 此，对于本领域中的一般技术人员而言，显然使用该方法制造的MOS型晶体 管能够减小栅极和漏极之间的电容，从而提高了开关特性，而且不会影响 功耗。权利要求1、一种沟槽型MOS晶体管的制造方法，包括以下步骤(1)通过干法刻蚀形成深沟槽；(2)在所述沟槽的底部和侧壁上进行一层牺牲氧化膜的生长；(3)在所述沟槽的底部和侧壁的位置再进行一层栅极氧化膜的生长；(4)在沟槽内进行栅极多晶硅的生长及回刻；其特征在于，在所述步骤(2)和步骤(3)之间还包括以下步骤在所述沟槽的底部和侧壁的位置，使用高密度等离子沉积技术，再生长一层高密度等离子体氧化膜；使用药液去除所述沟槽侧壁上的氧化膜，该被去除的氧化膜包括牺牲氧化膜和高密度等离子体氧化膜。2、 根据权利要求1所述的沟槽型M0S晶体管的制造方法，其特征在于， 在所述步骤(2)中生长的牺牲氧化膜的厚度为300-500埃。3、 根据权利要求l所述的沟槽型MOS晶体管的制造方法，其特征在于， 所生长的高密度等离子体氧化膜的厚度为1000-3000埃。4、 根据权利要求1所述的沟槽型M0S晶体管的制造方法，其特征在于， 所述药液为氟化氢溶液。全文摘要本专利技术公开了一种沟槽型MOS晶体管的制造方法，旨在降低栅极和漏极间的电容，提高晶体管的开关速率。该方法包括以下步骤通过干法刻蚀形成深沟槽；在所述沟槽的底部和侧壁上进行一层牺牲氧化膜的生长；在所述沟槽的底部和侧壁的位置，使用用高密度等离子沉积技术，再生长一层高密度等离子体氧化膜；使用药液去除所述沟槽侧壁上的氧化膜，该被去除的氧化膜包括牺牲氧化膜和高密度等离子体氧化膜；在所述沟槽的底部和侧壁的位置，再进行一层栅极氧化膜的生长；在沟槽内进行栅极多晶硅的生长及回刻。文档编号H01L21/02GK101131933SQ200610030348公开日2008年2月27日 申请日期2006年8月24日 优先权日2006年8月24日专利技术者宁 姜, 张朝阳, 李建文 申请人:上海华虹Nec电子有限公司 本文档来自技高网...

【技术保护点】
一种沟槽型ＭＯＳ晶体管的制造方法，包括以下步骤：（１）通过干法刻蚀形成深沟槽；（２）在所述沟槽的底部和侧壁上进行一层牺牲氧化膜的生长；（３）在所述沟槽的底部和侧壁的位置再进行一层栅极氧化膜的生长；（４）在沟槽 内进行栅极多晶硅的生长及回刻；其特征在于，在所述步骤（２）和步骤（３）之间还包括以下步骤：在所述沟槽的底部和侧壁的位置，使用高密度等离子沉积技术，再生长一层高密度等离子体氧化膜；使用药液去除所述沟槽侧壁上的氧化膜，该 被去除的氧化膜包括牺牲氧化膜和高密度等离子体氧化膜。

【技术特征摘要】

【专利技术属性】
技术研发人员：张朝阳，姜宁，李建文，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：31[中国|上海]