一种垂直双扩散金属氧化物半导体器件的制造方法，属于半导体工艺制造领域。本发明专利技术主要制造步骤包括：Ｎ↑［＋］衬底的制备，Ｎ↑［－］外延生长，栅氧氧化，多晶硅淀积及掺杂，淀积二氧化硅，刻出多晶硅窗口，Ｐ阱注入及推进，高浓度深Ｐ↑［＋］注入，Ｎ↑［＋］源注入，氧化形成接触孔，以氧化层为掩模刻出沟槽型窗口，淀积金属，刻蚀金属，钝化，背面金属化。本发明专利技术可实现只用两道掩模板完成ＶＤＭＯＳ器件的制造，大大降低了器件的制造成本；同时由于Ｐ↑［＋］层的存在和沟槽型源接触金属的引入，削弱了器件本身的寄生晶体管效应，降低了漏源之间的电阻。本发明专利技术可应用于ＶＤＭＯＳ器件及其它半导体器件（例如绝缘栅双极型晶体管）及集成电路的的生产制造。
【技术实现步骤摘要】
本专利技术涉及一种垂直双扩散金属氧化物半导体(VDMOS)器件的制造方法，属于半导体 工艺制造领域。
技术介绍
目前，功率器件的应用领域越来越广，可广泛应用于DC-DC变换器，DC-AC变换器， 继电器，马达驱动等。功率垂直双扩散金属氧化物半导体由于工作频率较高，而且它是电压 控制型器件，其驱动电流非常小，驱动电路也相对较为简单，故其应用范围更广。功率垂直 双扩散金属氧化物半导体作为功率电子的重要基础，以其高耐压、高频等特性常用于功率集 成电路和功率集成系统中。传统的垂直双扩散金属氧化物半导体，其结构如图l所示，其主要制造步骤包括l)在 N+硅片上生长N—外延层，再生长氧化层，光刻及硼注入；2)光刻有源区，进行栅氧化，淀 积多晶硅，多晶硅掺杂及光刻，形成多晶硅栅区；3)扩散硼，形成P阱区，光刻N+源区，源区注入磷或砷；4)淀积二氧化硅，退火增密，形成垂直双扩散金属氧化物半导体的源区；5)光刻引线孔，溅射硅铝，光刻引线，合金，钝化，光刻钝化孔等。按此种制造方法，其 制造过程相对较为繁琐，而且制造过程需要5-6道掩模，成本相对昂贵。
技术实现思路
本专利技术的目的在于提供，它利用两道 掩模版即可完成垂直双扩散金属氧化物半导体的制造，大大降低制造成本，简化了制造工艺， 同时也削弱了器件本身的寄生晶体管效应，降低了漏源之间的电阻。本专利技术技术方案如下，如图3所示，包括以下顺序步骤(1)在N+衬底1上表面依次制备N—外延层2、第一二氧化硅层3、重掺杂多晶硅层4 和第二二氧化硅层5。如图2A所示，在N+衬底1上生长N;卜延层2， N+衬底作为N》卜延层的电极接触，成为 垂直双扩散金属氧化物半导体的漏极；之后热氧化形成第一二氧化硅层3，作为垂直双扩散 金属氧化物半导体的栅氧化层；在第一二氧化硅层(栅氧化层)3上面，再通过化学气相淀积等方法淀积多晶硅层4,在淀积的同时进行磷或砷掺杂。所述掺杂过程可以是边淀积边掺 杂，或者在淀积完多晶硅后通过扩散或离子注入的方式掺杂，具有重掺杂的多晶硅即成为垂 直双扩散金属氧化物半导体的栅极然后通过淀积或者氧化的方式生成第二二氧化硅层5;(2) 设计第一道掩模，刻蚀掉中间环形部分的第二二氧化硅层5、重掺杂多晶硅层4和 第一二氧化硅层3，露出N—外延层2，形成一个多晶硅窗口，如图2B所示。具体刻蚀工艺可 以是反应离子刻蚀或等离子刻蚀，在刻蚀过程中加入合适的气体成分以加快刻蚀速度和提高 刻蚀效果，如在刻蚀二氧化硅时加入四氟化碳气体，而在刻蚀多品硅时加入四氯化碳气体。(3) 在歩骤(2)形成的多晶硅窗口掺入低浓度P型杂质，然后高温推进形成P阱区， 如图2C所示。所述P型杂质可以是硼或其他P型杂质，掺杂方式可以是扩散或低能离子注入方式。(4) 在步骤(3)形成的P阱区进行高浓度、高剂量的P型杂质深度注入，在P阱区底 部形成一个P+区，如图2D所示。所述P型杂质可以是硼或其他P型杂质。(5) 在步骤(3)形成的P阱区进行高浓度的磷或砷注入，在P阱区顶部形成N+源区， 如图2E所示。(6) 经步骤(5)后，对多晶硅窗口区域的多晶硅层4的侧壁进行氧化，生成一层二氧 化硅作为栅源之间的介质隔离，如图2F所示。(7) 经步骤(6)后，对多晶硅窗口窗口区域进一歩刻蚀掉部分N-外延层2，形成沟槽 型窗口作为引线孔。所述刻蚀方式可以是反应离子刻蚀或等离子刻蚀，刻蚀N—外延层2的厚度要保证穿透整 个N+源区层，如图2G所示。(8) 在步骤(7)形成的沟槽型窗口及整个器件的上、下表面淀积一层金属(下表面所 淀积的金属层及是整个器件的漏极)，如图2H所示。所述金属可以是铝、金或银等。(9) 设计第二道掩模，采用光刻工艺，在器件上表面刻蚀形成源电极和栅电极。需要说明的是，在本专利技术技术方案中，把N型掺杂的半导体部分换成P型掺杂的半导体， 同时把P型掺杂的半导体部分换成N型掺杂的半导体，可以得到P沟道的VDMOS结构。本专利技术提供的，实现了用第一道掩模N"外延层窗口和第二道掩模光刻金属形成源、栅电极，只用了 2道掩模来完成垂直双扩散金 属氧化物半导体的制造，极大地节约了制造成本；且如图2H所示的P+层的存在和沟槽型源 接触金属的引入，减小了器件P型体区的寄生电阻，使得器件的寄生晶体管效应得到有效减 弱。本专利技术也适用于其它半导体器件(例如绝缘栅双极型晶体管)及集成电路的制造过程。附图说明图1是传统的垂直双扩散金属氧化物半导体结构示意图。图2A 图2H表示本专利技术提供的的具 体制造过程示意图。图2A是本专利技术提供的的初步制造过 程示意图，包括在N+衬底1上生长N—外延层2，再生长第一二氧化硅层3，淀积多晶硅层4， 多晶硅掺杂，淀积或生长第二二氧化硅层5。图2B是在图2A的基础之上进行第二二氧化硅层5、多晶硅层4和第一二氧化硅层3的 刻蚀，形成一个多晶硅窗口的示意图。图2C是在图2B的基础之上进行硼(或其它P型杂质)的注入及推进示意图。图2D是在图2C的基础之上进行高浓度，高剂量的深硼(或其它P型杂质)注入示意图。图2E是在图2D的基础之上进行高浓度的磷或砷注入示意图。图2F是在图2E的基础之上进行硅及多晶硅的氧化示意图。图2G是在图2F的基础之上刻蚀N—外延层2示意图。图2H是在图2G的基础之上淀积金属示意图。其中，6是金属层。图2I是在图2H的基础上刻蚀形成沟槽型源接触金属极和栅电极示意图。其中，7是背 金属(漏电极)。图3为本专利技术流程示意图。 具体实施例方式采用本专利技术的，极大地节约了器件的 制造成本，使得器件的寄生晶体管效应也得到有效减弱。具体实施时，对于低压器件，例如100V的垂直双扩散金属氧化物半导体器件，其具体实施过程包括(1)在N+衬底上生长浓度为lxlO"crtT3，厚度为10pmN'外延层，之后在 100(TC的氧气气氛中加热约2小时，生长200nm左右的氧化层，再通过化学气相淀积厚度为 800mn的多晶硅，且边淀积边进行砷掺杂，砷掺杂的浓度为102()011'3量级，然后通过在IOOO'C 的氧气气氛中加热约30分钟的方式生成500nm左右的二氧化硅；(2)通过多晶硅窗口这道 掩模，采用反应离子刻蚀刻蚀的方式，刻蚀掉多晶硅和氧化层，形成一个N—外延层窗口； (3) 低能离子注入硼后在IOO(TC的环境中加热约2小时的方式形成P阱区，P阱区表面的典型掺 杂浓度为1017cm—3量级；(4)高浓度，高剂量的深硼注入，形成一个P+区，典型掺杂浓度为 10"cm-s量级；(5)高浓度的砷注入，形成N+源区，N+源区的典型掺杂浓度为1020011-3量级； (6)然后在800。C的环境中氧化约2小时，在硅表面生成约800nm厚的二氧化硅，在多晶硅 侧壁生成约300nm厚的二氧化硅，以作为栅源之间的介质隔离；(7)通过反应离子刻蚀的方 式，刻蚀掉氧化层和部分N—外延层， 一般为500nm左右，使P型杂质露出表面，以形成沟槽 型窗口作为引线孔；(8)在整个器件的上表面淀积一层铝，刻蚀铝，钝化，背面金属化等；若对于中高压器件，例如600V的垂直双扩散金属氧化物半导体器件，其具体实施过程 包括在N+衬底上生长浓度为lxl0"cm—3，厚度为52pmN-外延层，之后的制造过程与上述 100V的垂直双扩散金属氧化物半导体器件具体实施本文档来自技高网...
【技术保护点】
一种垂直双扩散金属氧化物半导体器件的制造方法，包括一下顺序步骤： 步骤１．在Ｎ↑［＋］衬底（１）上表面依次制备Ｎ↑［－］外延层（２）、第一二氧化硅层（３）、重掺杂多晶硅层（４）和第二二氧化硅层（５）； 步骤２．设计第一道掩模，刻蚀掉中间环形部分的第二二氧化硅层（５）、重掺杂多晶硅层（４）和第一二氧化硅层（３），露出Ｎ↑［－］外延层（２），形成一个多晶硅窗口； 步骤３．在步骤２形成的多晶硅窗口区域漏出的Ｎ↑［－］外延层表面掺入低浓度Ｐ型杂质，然后高温推进形成Ｐ阱区； 步骤４．在步骤３形成的Ｐ阱区进行高浓度、高剂量的Ｐ型杂质深度注入，在Ｐ阱区底部形成一个Ｐ↑［＋］区； 步骤５．在步骤３形成的Ｐ阱区进行高浓度的磷或砷注入，在Ｐ阱区顶部形成Ｎ↑［＋］源区； 步骤６．对多晶硅窗口区域的多晶硅层（４）的侧壁进行氧化，生成一层二氧化硅作为栅源之间的介质隔离； 步骤７．对多晶硅窗口区域进一步刻蚀掉部分Ｎ↑［－］外延层（２），形成沟槽型窗口作为引线孔； 步骤８．在步骤７形成的沟槽型窗口及整个器件的上、下表面淀积一层金属，下表面所淀积的金属层即是整个器件的漏电极；步骤９．设计第二道掩模，采用光刻工艺，在器件上表面刻蚀形成源电极和栅电极。...
【技术特征摘要】
【专利技术属性】
技术研发人员：李泽宏，钱梦亮，连延杰，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：90[中国|成都]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。