半导体器件的结构和该半导体器件的制造方法技术

本发明专利技术公开了一种半导体器件的结构及其制造方法。其中缩小了栅电极和电容上部电极之间的距离，从而当完全蚀刻隔离绝缘层以形成侧隔离物时，保留在栅电极和电容上部电极之间的隔离绝缘层不会露出硅衬底。因此，当形成硅化物掩模图案从而在后续过程中形成自对准硅化物层时，可以改善工艺裕度。因此，与传统技术不同，本发明专利技术可以防止由于硅化物掩模图案错位导致栅电极由于接触孔蚀刻而损坏，并且可以防止诸如栅极和电容之间的漏电流的缺陷。这样，可以改善该半导体器件的可靠性以及产量。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件的制造方法。特别地，本专利技术涉及一种半导体器件的结构以及该半导体器件的制造方法，其中缩小了栅极和电容之间的间距，并且在栅极和电容之间保留有隔离绝缘层，从而增加了用于自对准硅化物层的硅化物掩模图案形成过程中的工艺裕度(process margin)。
技术介绍
与一个单元包括六个晶体管的普通SRAM不同，在IT-SRAM这种半导体器件中，一个单元包括一个晶体管。IT-SRAM兼具DRAM的高度集成和制造成本低廉的优点以及SRAM的功能操作快捷的优点。图1示出了所述半导体器件的示意性结构。图2A-图2F示出了所述半导体器件的制造方法。图2A-图2F是沿着图1中的II-II线截取的截面图。下文中将描述半导体器件的传统制造方法。首先，如图1和图2A所示，在硅衬底10上沉积绝缘层21a和21b以及导电层22a和22b，在该硅衬底中形成有源区11和隔离区12，并且以预定的图案蚀刻该有源区11和隔离区12从而形成栅极和电容。图案化的绝缘层作为栅极绝缘层21a和电容介电层21b。图案化的导电层作为栅电极22a和电容上部电极22b。然后，如图2B所示，为了形成低密度源本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，该方法包括如下步骤：（ａ）在硅衬底上沉积绝缘层和导电层并蚀刻该绝缘层和该导电层，从而形成由栅极绝缘层和多个栅电极组成的栅极，以及形成由电容介电层和多个电容上部电极组成的电容；（ｂ）沉积并完全蚀刻隔离 绝缘层，从而在所述栅电极彼此之间的区域中形成侧壁隔离物，并且保留位于所述栅电极和所述电容上部电极之间的隔离绝缘层；（ｃ）沉积并蚀刻掩模绝缘层，以形成硅化物掩模图案，该硅化物掩模图案露出待形成硅化物层的区域；以及（ｄ）沉积金属 硅化物并对其进行退火，从而在露出于所述硅化物掩模图案之间的该硅衬底上以及所述栅电极上选择...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：金大均，
申请(专利权)人：东部电子股份有限公司，
类型：发明
国别省市：KR[韩国]