【技术实现步骤摘要】
本专利技术涉及一种半导体元件的制造方法,特别是涉及一种。
技术介绍
随着半导体技术的进步,元件的尺寸也不断地缩小,而进入深次微米的领域中,甚至更细微尺寸的范围。因此,元件与元件间的隔离则变得相当重要,以防止相邻的元件发生短路的现象。一般来说,会在元件间加入一层隔离层,较普遍的技术为局部硅氧化法(local oxidation of silicon,LOCOS)。然而,局部硅氧化法仍具有多项缺点,包括由应力的产生所衍生出的相关问题,以及形成于隔离结构周围的鸟嘴区(bird’s beak)等。其中,鸟嘴区的形成对元件积集度的提升最为不利。因此,现今较常使用的方法则为浅沟槽隔离结构(shallow trench isolation,STI)工艺。图1A至图1D绘示为现有一种浅沟槽隔离结构的制造流程剖面示意图。首先,请参照图1A,提供基底100。然后,于基底100上依序形成垫氧化层(pad oxide layer)102、多晶硅层104与掩模层106。接着,再将垫氧化层102、多晶硅层104与掩模层104图案化。接着,请参照图1B,以图案化的垫氧化层102、多晶硅层1 ...
【技术保护点】
一种浅沟槽隔离结构的制造方法,包括:提供一基底,该基底上已形成有一垫层、一多晶硅层与一掩模层;图案化该多晶硅层与该掩模层以形成一开口,而暴露出该垫层;进行一热氧化工艺,以于该开口所暴露出的该多晶硅层的侧壁上形成一氧化层;去除该开口下方的部分该基底,而形成一沟槽;形成一绝缘层以填满该沟槽;移除该掩模层与该多晶硅层;以及移除该垫层。
【技术特征摘要】
【专利技术属性】
技术研发人员:赖佳平,魏鸿基,
申请(专利权)人:力晶半导体股份有限公司,
类型:发明
国别省市:71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。