非易失性存储器的制造方法技术

本发明专利技术提供一种非易失性存储器的制造方法，包括：于基底上依序形成穿隧介电层、第一导体层与第一掩模层；于第一掩模层、第一导体层、穿隧介电层与基底中形成隔离结构；移除第一掩模层；移除源极区域与漏极区域的第一导体层与穿隧介电层；于源极区域与漏极区域的基底中形成第一掺杂区；于基底上形成第二导体层；于基底上形成栅间介电层；移除源极区域、漏极区域与部分选择栅极区域的栅间介电层；于基底上形成第三导体层；将第三导体层、第二导体层、栅间介电层与第一导体层图案化。

【技术实现步骤摘要】

本专利技术是有关于一种半导体元件的制造方法，且特别是有关于一种非易 失性存储器的制造方法。
技术介绍
非易失性存储器由于具有可多次进行数据的存入、读取、抹除等动作， 且存入的数据在断电后也不会消失的优点，所以已成为个人电脑和电子设备 所广泛采用之一种非易失性存储器。典型的非易失性存储器， 一般是被设计成具有堆迭式(stacked)栅极结构， 其中包括以掺杂多晶硅制造的浮置栅极(floating gate)与控制栅极(control gate)。浮置栅极位于控制栅极和基底之间，且处于浮置状态，没有和任何电 路相连接，而控制栅极则与字线(word line)相接，此外还包括穿隧氧化层 (tunneling oxide layer)禾口才册间介电层(inter-gate dielectric layer)分另'H立于基底 和浮置栅极之间以及浮置栅极和控制栅极之间。另一方面，目前业界较常使用的非易失性存储器阵列包括或非栅(NOR) 型阵列结构和与非栅(NAND)型阵列结构。由于与非栅型阵列结构是使各存 储单元串接在 一起，因此与非栅型阵列结构的集成度会比或非栅型阵列结构的集成度高。在一般的本文档来自技高网...

【技术保护点】
一种非易失性存储器的制造方法，包括：　在一基底上依序形成一穿隧介电层、一第一导体层与一第一掩模层，其中该基底具有一源极区域、一漏极区域与一选择栅极区域；　在该第一掩模层、该第一导体层、该穿隧介电层与该基底中形成一隔离结构，该隔离结构的延伸方向与该源极区域、该漏极区域以及该选择栅极区域的延伸方向交错；　移除该第一掩模层；　移除该源极区域与该漏极区域的该第一导体层与该穿隧介电层；　在该源极区域与该漏极区域的该基底中形成一第一掺杂区；　在该基底上形成一第二导体层；　在该基底上形成一栅间介电层；　移除该源极区域、该漏极区域与部分该选择栅极区域的该栅间介电层；　在该基底上形成一第三导体层；以及　图案化该...

【技术特征摘要】

【专利技术属性】
技术研发人员：颜琬仪，赖亮全，
申请(专利权)人：力晶半导体股份有限公司，
类型：发明
国别省市：71[]