根据示例实施例，有具有电绝缘连接的封装中的集成电路（ＩＣ）器件。ＩＣ器件包括安装在管芯附加区域（１０）上的半导体器件（１００）；半导体器件具有多个键合焊盘（２０ａ、２５ａ、３０ａ、３５ａ）。具有多个键合指状物（２０ｂ、２５ｂ、３０ｂ、３５ｂ）的引线框围绕着管芯附加区域。把具有各自的第一末端的多个相互隔离的连接导体（２５ｄ、３０ｄ、４０、５０）附加到半导体器件上各自的键合焊盘上，并把具有各自的第二末端的多个相互隔离的连接导体附加到各自的引线框键合指状物上。至少多个相互隔离的连接导体的一部分涂敷有绝缘材料（４５）。相互隔离的连接导体可以包括用于信号连接的键合导线（４０、５０）以及用于电压基准连接的导电带（２５ｄ、３０ｄ）。涂敷键合导线的绝缘材料（４５）减少封装期间短路的可能性。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及集成电路(ic)封装。更特别地，本专利技术涉及引线键合 IC器件管芯，其中用绝缘材料覆盖半导体管芯和封装衬底之间选定的连接导线。
技术介绍
电子工业持续依赖半导体技术上的进步来实现更紧密区域中的更 高性能器件。对很多应用来说，实现更高性能器件要求把大量电子器件 集成到单个硅晶片。因为硅晶片的每给定面积上的电子器件数目增加， 制造过程变得更加困难。已经对具有数量众多规则的不同应用制造了多种半导体器件。这样的硅基半导体器件常常包括金属氧化物半导体场效应晶体管(M0SFET)， 例如P沟道M0S (PM0S)、 n沟道M0S (翻S)以及互补M0S (CMOS)晶体 管、双极性晶体管、BiCM0S晶体管。这样的MOSFET器件包括在导电栅 极和类硅衬底之间的绝缘材料；因此，这些器件通常称为IGFET (栅极 绝缘FET)。这些半导体器件通常每个都包括半导体衬底，其上形成多个有源器 件。给定有源器件的特定结构能在器件种类间变化。例如，在M0S晶体 管中，有源器件通常包括源极和漏极区域以及调制在源极/漏极区域之间 电流的栅极电极。另夕卜，这样的器件可以是用例如COMS、 BiCM0S、双极性等等的很多 晶片制造工艺生产的数字的或模拟的器件。衬底可以是二氧化硅、砷化 镓(GaAs)或其它适合用于在上面构建微电子电路的衬底。在进行制造工艺之后，硅晶片具有预定数目的器件。测试这些器件。 收集和封装好的器件。复杂IC器件的封装在它们的最终性能中扮演着越来越重要的角色。很多封装包括衬底，在其上被焊盘着陆点围绕的预定管芯附加区域上安 装器件管芯。器件管芯自身具有把它和外界通过键合引线连接起来的键 合焊盘，所述键合引线从它们各自的围绕着管芯附加区域的焊盘着陆点 附加到各自的键合焊盘上。焊盘着陆点通过衬底中限定的电子迹线和外 部触点相连接。在一些封装类型中，通过在合适的成型化合物中的封装 保护装配好的器件不受到环境破坏。随着器件复杂度增长，键合引线数目接近几百。设计想通过努力把 封装尺寸保持在持续小型化的尺度和电子产品的特性增强来减少键合引线间距。这样的产品包括笔记本电脑、便携式数字助理(PDA)、无线电话、汽车电子控制模块等等。随着技术把更多性能填到更小封装中，在封装过程期间存在相邻键 合引线弯曲和互相接触的风险，接触的键合引线导致电短路。在防止键合引线短路的努力中，美国专利6，046，075，其题目是"Oxide Wire Bond Insulation in Semiconductor Assemblies "，将其全部内容结合在此 作为参考。
技术实现思路
在例子中，提供具有绝缘键合引线的半导体集成电路封装。键合引 线具有氧等离子氧化物从而形成的来从而提供帮助防止相邻键合引线之 间短路的电绝缘键合引线。然而，在键合引线上形成的氧化物有些脆弱。因此，在封装期间， 来自成型化合物流的键合引线挠曲可能引起绝缘氧化物剥落，以及相邻 键合引线和互相接触及短路的风险。存在解决绝缘键合引线的挑战的需要，从而使采用的绝缘作为键合 引线和可替换连接导体的代替品充分地持久以经受住封装提供的严酷。已经发现本专利技术在提供键合引线绝缘方面有帮助，所述键合引线在 封装期间可能导致键合引线和相邻互相之间短路。在一些器件管芯/封装 位置上的键合引线的情况下，可以使用绝缘材料围绕的导电带。在另一 些位置，可以用弹性绝缘材料涂敷一根或更多键合引线。特别地，当信 号管腿是涂敷了绝缘材料的键合引线时，导电带适用于器件的电压基准连接。在示例性实施例中，有具有电绝缘连接的封装中的集成电路(ic) 器件。所述IC器件包括安装在管芯附加区域上的半导体器件；半导体器 件具有多个键合焊盘。具有多个键合指状物的引线框围绕着管芯附加区 域。把具有各自的第一末端的多个相互隔离的连接导体附加到半导体器 件上各自的键合焊盘上，并把具有各自的第二末端的多个相互隔离的连 接导体附加到引线框的各自的键合指状物上。多个相互隔离的连接导体 的至少一部分涂敷有绝缘材料。在另一个示例性实施例中，在BGA封装衬底中存在集成电路(IC)，所述BGA封装衬底具有电绝缘连接。IC包括安装在附加区域上的半导体 器件，所述半导体器件具有键合焊盘。键合指状物围绕着管芯附加区域。 存在具有各自的第一末端以及具有各自的第二末端的多个相互隔离的连接导体，将所述第一末端附加到半导体器件上各自的键合焊盘上，并且 将所述第二末端附加到各自的引线框键合指状物上。至少多个相互隔离 的连接导体的一部分涂敷有绝缘材料。在另一个示例性实施例中，存在封装衬底中的集成电路(IC)器件， 所述封装衬底具有电绝缘连接。所述IC器件包括安装在管芯附加区域上 的半导体器件，半导体器件具有键合焊盘。键合指状物围绕着管芯附加 区域。有具有各自的第一末端以及具有各自的第二末端的信号连接导体， 将所述第一末端附加到半导体器件上各自的键合焊盘上，并且将所述第 二末端附加到各自的键合指状物上。多个信号连接导体是涂敷有弹性绝 缘涂敷物的键合引线。有具有各自的第一末端以及具有各自的第二末端 的电压基准导体，将所述第一末端附加到半导体器件上各自的键合焊盘 上，并且将所述第二末端附加到各自的键合指状物上。多个电压基准导 体是由绝缘材料障碍围绕的导电带。钝化包层把衬底上的半导体器件、 信号连接导体、电压基准导体以及键合指状物封装起来。在另一个示例性实施例中，存在一种用于提供包含半导体器件芯片 的封装衬底中的增强型导线的方法。所述方法包括选择合适的封装衬底 以及键合指状物组合。在所选的键合指状物上限定电压基准位置。决定 绝缘的信号管腿。在掩模上限定图案印刷条带沟槽。用掩模限定封装衬底上的条带沟槽。在条带沟槽中，在那里沉积导电材料填充条带沟槽。 把预先决定的信号管腿和绝缘或非绝缘引线相键合。在各自的键合焊盘 和键合指状物处密封它们的各自的末端的绝缘信号引线。在钝化包层中 封装半导体器件芯片。本专利技术上面的总结不倾向于代表本专利技术的每个公开实施例或每个 方面。在下面的图和详细描述中将提供其它方面和示例性实施例。附图说明根据以下结合附图对本专利技术不同实施例的详细描述，将更完全地理 解本专利技术，其中图1A是根据本专利技术实施例的封装衬底顶视图，所述封装衬底说明 限定电压基准条带的沟槽，所述沟槽在封装衬底中各自的键合焊盘和键 合指状物之间形成；图1B是具有绝缘沟槽的图1B的试图，所述绝缘沟槽填充有把电压 基准从IC器件管芯连接到封装衬底的导电材料；图1C是封装在钝化包层中的图1B的视图1D是图1C所示封装的侧视图，表示绝缘材料围绕的电源带； 图1E是是图1C所示封装的侧视图，表示根据本专利技术实施例的绝缘 键合引线；图2是使用用于导电带的多层的封装以及封装绝缘键合引线的导电 带的侧视图；以及图3是根据本专利技术实施例的电气上增强封装的工艺流程图。具体实施例方式虽然本专利技术应服从不同修正和替换形式，通过附图中例子的方法已 经表示了其特例，并将详细描述。然而，应当理解，本专利技术不应限制于 描述的特定实施例。相反，倾向于覆盖所有属于申请的权利要求定义的 本专利技术范畴和精神中的修正、等价物以及替代物。已经发现本专利技术在减少引线键合封装中电导线短路可能性方面有 帮助。通过具有弹性绝缘材料的绝缘本文档来自技高网...
【技术保护点】
一种在具有电绝缘连接的封装中的集成电路（ＩＣ）器件，包括： 安装在附加区域上的半导体器件，所述半导体器件具有多个键合焊盘； 围绕着所述管芯附加区域的引线框，所述引线框具有多个键合指状物； 多个相互隔离的连接导体，具有各自的 第一末端以及各自的第二末端，将所述第一末端附加到所述半导体器件上的各自的键合焊盘上，并且将所述第二末端附加到所述引线框的各自的键合指状物上；以及 绝缘材料，涂敷在所述多个相互隔离的连接导体的至少一部分上。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：克里斯怀兰德，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL[荷兰]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。