半导体元件制造技术

一种场效应半导体元件，它是用少数元件实现的并具有较小的面积且能够在不需要进行低温冷却的情况下通过其存储数据，还涉及利用其的存储器件。栅极－沟道电容被设定得如此地小，以致能根据该半导体场效应晶体管元件电流的改变明确而清楚地检测出捕获区是否俘获到了一个电子或空穴。通过检测该半导体元件的阈值电压由于在捕获区中捕获电子或空穴而产生的改变，就能在室温下实现数据存储。（*该技术在2014年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及适于进行高密度集成的半导体元件和采用该元件实现的半导体存储器件。以前，多晶硅晶体管已经被用作构成静态随机存取存储装置(缩写为SRAM)的元件。在T.Yamanaka等人在IEEE International Electron Device Meeting，pp.447-480的论文中，描述了一种有关的现有技术。通过制作尽可能多的多晶硅晶体管，集成电路的集成密度可以得到提高，其理由可以用这样的事实来解释，即可以把多晶硅晶体管以叠置或分层的方式形成在传统的、形成在半导体衬底的表面上的整体MOSFET(金属氧化物半导体场效应晶体管)之上，且在多晶硅晶体管和整体MOSFET之间设置有绝缘膜。在这种SRAM中，完现用于一位的存储单元需要四个整体MOSFET和两个多晶硅晶体管。然而，由于该多晶硅晶体管可以被叠置在这些整体MOSFET上，该SRAM的一个存储单元可以在大体对应于这些整体MOSFET所需的区域上实现。作为与本专利技术有关的另一个现有技术，可以提到在K.Nakazato等人在Electronics Letters，vol.29，No.4，pp.384-385(1993)中描述的单电子存储器。该存储器可通过一个一个地对电子进行控制而实现。然而，应注意的是操作温度很低，在30mK的量级上。作为与本专利技术有关的另一个现有技术，有如F.Fang等人在1990 Sympsium on VLSI Technology，pp.37-38(1990)中公布的技术，它涉及对MOSFET的RTN(随机电报噪声)的研究。更具体地说，当在恒定电压条件下在预定时间内测量MOSFET的漏极电流时，会出现这样的现象，即在高电流态和低电流态之间发生随机的状态转换。这种现象被称为RTN，其原因可以用单个电子在存在于硅(Si)和二氧化硅(SiO2)界面上的能级节中的被捕获和从其得到释放从而使漏极电流发生变化了进行解释。然而，RTN仍然是与MOSFET中有关的电流噪声的基础研究课题，且还没有得到关于在实际应用中采用RTN的任何尝试的正面报告。目前，对半导体集成电路进行高精度处理的技术已经发展到了这样的水平，以致实现更高精度的任何努力都将遇到困难。即使在技术上是可能的，由于需要非常先进的技术，也会出现无法容忍的高成本的问题。在这种情况下，非常需要一种从根本上说新颖的、能增加半导体集成电路制作中的集成密度的方法，而不是依赖于只是通过增大其精度而实现构成半导体集成电路的半导体元件的方法。另一方面，以前已知的多晶硅晶体管，在多晶硅晶体管的源极和漏极之间的电阻可受到栅极电压的控制这一方面，与可变电阻元件是等价的。因此，SRAM的存储单元的实现要求包括形成在硅衬底上的传统MOSFET在内的六个之多的半导体元件。对比之下，在DRAM(动态随机存取存储器)的情况下，一比特的数据或信息可被存储在由一个MOSFET和一个电容器构成的一个存储单元中。因此，DRAM利用了RAM器件容易以最高集成密度实现这一优点。然而，由于DRAM是基于将电荷读出到一条数据线上的方案，而该数据线的电容又不能忽略，所以其存储单元必须有几十fF(毫微微法)量级的电容，因而这给进一步增大存储单元的实施精度的努力造成了巨大的困难。另外还已知的是，诸如闪烁EEPROM(电可擦除及可编程只读存储器)的非易失存储器件，可通过采用每一个均具有浮动栅极和控制栅极的一些MOSFET来实现。进一步地，作为用于这种非易失存储器件的半导体元件，有一种已知的MNOS(金属氮化物氧化物半导体)元件。该MNOS被用于将电荷存储在一个SiO2膜和一个Si3N4膜之间的界面上，而不是闪烁EEPROM的浮动栅极。虽然带有浮动栅极的MOSFET或MNOS元件的使用在可以用一个晶体管长期保持或存储一比特的数据方面是有利的，但由于为此电流必须流过绝缘膜，所以需要很多时间进行重新写入操作，因而可以重新写入操作的执行次数限于约为1亿次，这又造成了一个问题，即该非易失存储器件的应用受到了限制。另一方面，在上述Nakazato等人的文章中讨论的一电子存储器件只能在低温下运行，从而产生了难以实施的问题。另外，这种单电子存储器的存储单元是由一个电容器和两个有源元件构成的，这意味着所需元件的数目超过了传统的DRAM的数目超过了传统的DRAM的数目，从而造成了进一步的不利。从上述可以理解到，存在着对不要求电容元件的半导体元件的巨大需要，这种半导体元件与DRAM不同且它能自己呈现出存储功能，以在不用依赖用于实现具有更高精度的存储器的技术的条件下，实现具有比现有技术更高的集成密度的存储器。考虑上述的现有技术状态，本专利技术的一个目的，是提供一种划时代的半导体元件，它使得能够以较少数目的半导体元件和较小的面积来实现一种半导体存储器件，它本身具有数据或信息存储能力，并且不需要在如低温级别的低温下冷却。本专利技术的另一个目的，是提供一种半导体存储器件，它能用上述的半导体元件来实现。本专利技术的再一个目的，是提供一种数据处理设备，它包括作为存储器的上述半导体存储器件。为了实现上述和其他将随着描述的进行而变得明了的目的，根据本专利技术的基本技术概念，半导体场效应晶体管元件的栅极和沟道之间的电容被设定得很小，以致于捕获电平对单个载流体(电子或空穴)的俘获都可以作为该半导体场效应晶体管元件的电流的改变而被明确而有效地检测出来。更具体地，在由于半导体场效应晶体管元件对载流子的捕获或释放而引起的阈值改变和逻辑“1”和“0”的数字值之间，建立了对应关系，从而使该半导体场效应晶体管元件即使在室温下也具有存储数据或信息的功能或能力。因此，从本专利技术最广义的意义上说，根据本专利技术的第一个方面，提供了一种半导体元件，它包括一个构成该半导体元件的源极的源极区、构成该半导体元件的漏极的漏极区、设置在源极区和漏极区之间并用于将它们彼此连接起来的有效沟道区、一个栅极电极-该栅极电极通过设置在该栅极电极和沟道区之间的一个栅极绝缘膜与沟道区相连接、以及一个形成在源极区和漏极区之间并处于沟道区中的电流路径附近且用于俘获至少一个载流子的能级节，其中栅极电极和有效沟道区之间的有效电容(将在后面对其进行解释)被设定得如此之小，以致于能满足以下不等式给出的条件1/Cgc＞kT/q2其中Cgc表示有效电容，k表示玻尔兹曼常数，T表示以绝对温度代表的操作温度，而q表示一个电子的电荷(参见附图说明图1A至1D)。根据本专利技术的另一个方面，提供了一种半导体元件。该半导体元件包括一个源极区和一个漏极区，该漏极区通过设置在源极区和漏极区之间的一个沟道区而与源极区相连接;一个栅极电极，它通过设置在栅极和沟道区之间的一个栅极绝缘膜与沟道区相连接;至少一个形成在沟道区附近并用于约束载流子的载流子约束区;以及，存在于载流子约束区和沟道区之间的势垒;其中栅极电极和有效沟道区之间的有效电容被设定得足够地小以致满足以下不等式表示的条件1/Cgc＞kT/q2其中Cgc代表有效电容，k代表玻尔兹曼常数，T代表用绝对温度表示的操作温度，而q代表一个电子的电荷(参见图10A至10B)。根据本专利技术的另一个方面，提供了一种半导体元件;该半导体元件包括一个构成该半导体元件的源极的源极区;一个构成该半导体元件的漏极的漏本文档来自技高网...

【技术保护点】
半导体元件，包括： 一个构成所述半导体元件的源极的源极区； 一个构成所述半导体元件的漏极的漏极区； 一个设置在所述源极区和所述漏极区之间并用于将它们连接起来的有效沟道区； 一个栅极电极，它通过设置在所述栅极电极和所述有效沟道区之间的一个栅极绝缘膜而与所述有效沟道区相连接； 一个能级节，它形成在所述源极区和所述漏极区之间并位于所述有效沟道区中的电流路径附近并用于俘获至少一个载流子， 其中所述栅极电极和所述有效沟道区之间的有效电容被设定得如此地小，以致满足于由以下不等式给出的条件： １／Ｃ↓［ｇｃ］＞ｋＴ／ｑ↑［２］ 其中Ｃ↓［ｇｃ］代表所述有效电容， ｋ代表玻尔兹曼常数， Ｔ代表以绝对温度表示的操作温度，且 ｑ代表一个电子的电荷。

【技术特征摘要】
【国外来华专利技术】JP 1993-8-19 204922/93;JP 1993-11-22 291638/931.半导体元件，包括一个构成所述半导体元件的源极的源极区；一个构成所述半导体元件的漏极的漏极区；一个设置在所述源极区和所述漏极区之间并用于将它们连接起来的有效沟道区；一个栅极电极，它通过设置在所述栅极电极和所述有效沟道区之间的一个栅极绝缘膜而与所述有效沟道区相连接；一个能级节，它形成在所述源极区和所述漏极区之间并位于所述有效沟道区中的电流路径附近并用于俘获至少一个载流子，其中所述栅极电极和所述有效沟道区之间的有效电容被设定得如此地小，以致满足于由以下不等式给出的条件1/Cgc＞kT/q2其中Cgc代表所述有效电容，k代表玻尔兹曼常数，T代表以绝对温度表示的操作温度，且q代表一个电子的电荷。2.根据权利要求1的半导体元件，其中当所述栅极电极和所述源极之间的电势差反复地被增大和减小且同时使所述漏极和所述源极之间的电压保持为常数时，所述栅极电极和所述源极之间的导电性在室温下呈现出滞后现象。3.根据权利要求1的半导体元件，其中所述有效沟道区是由一种多晶半导体制成的。4.根据权利要求2的半导体元件，其中所述有效沟道区是由一种多晶硅制成的。5.根据权利要求1的半导体元件，其中所述栅极电极和所述有效沟道区之间的所述有效电容被设定为一个不大于6aF的值。6.一种半导体存储器件，包括多个半导体元件，其每一个都包括一个构成所述半导体元件的源极的源极区;一个构成所述半导体元件的漏极的漏极区;一个设置在所述源极区和所述漏极区之间并用于将它们连接起来的有效沟道区;一个栅极电极，它通过设置在所述栅极电极和所述有效沟道区之间的一个栅极绝缘膜而与所述有效沟道区相连接;一个能级节，它形成在所述源极区和所述漏极区之间并位于所述有效沟道区中的电流路径附近并用于俘获至少一个载流子，其中所述栅极电极和所述有效沟道区之间的有效电容被设定得如此地小，以致满足于由以下不等式给出的条件1/Cgc＞kT/q2其中Cgc代表所述有效电容，k代表玻尔兹曼常数，T代表以绝对温度表示的操作温度，且q代表一个电子的电荷，且其中所述多个半导体元件通过字引线和数据引线而得到控制。7.根据权利要求6的半导体存储器件，其中当各个所述半导体元件的所述栅极电极和所述源极或所述漏极之间的电势差由Vgs代表时，所述电势差Vgs被设定到一个用于写入逻辑“1”的电压从而使所述多个半导体元件中选定的一个的阈值电压升高，且所述选定半导体元件的所述电势差Vgs被从外部设定到一个用于写入逻辑“0”的电压，该用于写入逻辑“0”的电压低于所述逻辑“1”写入电压以降低所述半导体元件的阈值电压，且其中所述逻辑“1”写入电压和所述逻辑“0”写入电压之间的电势差被作为所述电势差Vgs而加到所述选定半导体元件上且还有一个电势差被附加地加到其所述源极和所述漏极之间的所述选定半导体元件上，以通过检测所述选定半导体元件的漏极-源极电流来读出信息。8.根据权利要求7的半导体存储器件，其中一个用于控制所述阈值电压的上升或降低的电路和一个用于检测所述电流的电路是由形成在一个单晶半导体衬底的表面区域上的场效应晶体管构成的，且其中所述多个所述半导体元件被形成在所述电路上且在它们之间设置有一个绝缘膜。9.根据权利要求1的半导体元件，所述有效沟道区和所述源极区的每一个都是由一种半导体薄膜制成的，其中所述源极区与一根引线相连接的部分的膜厚度大于所述有效沟道区的厚度。10.根据权利要求1的半导体元件，其中所述有效沟道区的周边部分被一种其介电常数小于所述有效沟道区的介电常数的材料所覆盖。11.一种半导体元件，包括一个构成所述半导体元件的源极的源极区;一个构成所述半导体元件的漏极的漏极区;所述源极区与所述漏极区通过一个设置在它们之间的有效沟道区相连接;一个栅极电极，该栅极电极通过设置在所述栅极电极和所述有效沟道区之间的一个栅极绝缘膜与所述有效沟道区相连接;形成在所述有效沟道区附近并用于约束载流子的至少一个载流子约束区;以及存在于所述载流子约束区和所述有效沟道区之间的一个势垒;其中所述栅极电极和所述有效沟道区之间的有效电容被设定得如此地小，以致满足于由以下不等式给出的条件1/Cgc＞kT/q2其中Cgc代表所述有效电容，k代表玻尔兹曼常数，T代表以绝对温度表示的操作温度，且q代表一个电子的电荷。12.一种半导体元件，包括一个构成所述半导体元件的源极的源极区;一个构成所述半导体元件的漏极的漏极区;所述源极区与所述漏极区通过一个设置在它们之间的有效沟道区相连接;一个栅极电极，该栅极电极通过设置在所述栅极电极和所述有效沟道区之间的一个栅极绝缘膜与所述有效沟道区相连接;形成在所述有效沟道区附近并用于约束载流子的至少一个载流子约束区;以及存在于所述载流子约束区和所述有效沟道区之间的一个势垒;其中所述有效沟道区和所述载流子约束区之间的一个电容值被设定得大于所述栅极电极和所述载流子约束区之间的电容;且其中在所述载流子约束区周围存在的总电容被这样地设定，即使得由以下不等式表示的条件得到满足q2/2Ctt＞kT其中Ctt代表所述总电容，k代表玻尔兹曼常数，T代表以绝对温度表示的操作温度，且q代表一个电子电荷。13.根据权利要求12的半导体元件，其中所述栅极电极和所述有效沟道区之间的有效电容被设定得如此地小，以致满足于由以下不等式给出的条件1/Cgc＞kT/q2其中Cgc代表所述有效电容，k代表玻尔兹曼常数，T代表以绝对温度表示的操作温度，且q代表一个电子的电荷。14.根据权利要求11的半导体元件，其中所述有效沟道区被设置在一个绝缘膜上。15.根据权利要求12的半导体元件，其中所述有效沟道区被设置在一个绝缘膜上。16.根据权利要求11的半导体元件，其中所述栅极电极包括一个第一栅极电极和一个第二栅极电极，其中所述有效沟道区和所述载流子约束区被设置在所述第一栅极电极和所述第二栅极电极之间。17.根据权利要求12的半导体元件，其中所述栅极电极包括一个第一栅极电极和一个第二栅极电极，其中所述有效沟道区和所述载流子约束区被设置在所述第一栅极电极和所述第二栅极电极之间。18.根据权利要求11的半导体元件，所述栅极电极包括一个第一栅极电极和一个第二栅极电极，其中所述第二栅极电极被设置在所述第一栅极电极和所述有效沟道区之间。19.根据权利要求12的半导体元件，其中所述栅极电极包括一个第一栅极电极和一个第二栅极电极，其中所述第二栅极电极被设置在所述第一栅极电极和所述有效沟道区之间。20.根据权利要求11的半导体元件，其中一个晶体薄膜的岛被用于形成所述载流子约束区。21.根据权利要求12的半导体元件，其中一个晶体薄膜的岛被用于形成所述载流子约束区。22.一种半导体元件，包括一个构成所述半导体元件的源极的源极区;一个构成所述半导体元件的漏极的漏极区;所述源极区与所述漏极区通过设置在它们之间的一个有效沟道区相连接;一个栅极电极，该栅极电极通过一个设置于所述栅极电极和所述有效沟道区之间的栅极绝缘膜与所述有效沟道区相连接;形成在所述有效沟道区附近并用于约束载流子的至少一个载流子约束区，所述约束区被一个势垒所包围;信息的存储是通过将载流子保持在所述载流子约束区中而实现的;以及一个薄膜结构，它具有不大于9nm的厚度并且是由设置在所述有效沟道区和所述载流子约束区之间的一个绝缘膜中的一种半导体材料制成的。23.一种半导体存储器件，包括多个存储单元，其每一个都包括一个半导体元件，该半导体元件包括一个构成所述半导体元件的源极的源极区;一个构成所述半导体元件的漏极的漏极区;一个设置在所述源极区和所述漏极区之间并用于将它们连接起来的有效沟道区;一个栅极电极，它通过设置在所述栅极电极和所述有效沟道区之间的一个栅极绝缘膜而与所述有效沟道区相连接;一个能级节，它形成在所述源极区和所述漏极区之间并位于所述有效沟道区中的电流路径附近，用于俘获至少一个载流子;其中所述栅极电极和所述有效沟道区之间的有效电容被设定得如此地小，以致满足于由以下不等式给出的条件1/Cgc＞kT/q2其中Cgc代表所述有效电容，k代表玻尔兹曼常数，T代表以绝对温度表示的操作温度，且q代表一个电子的电荷;各个所述半导体元件的所述栅极电极与一条字引线相连接;各个所述半导体元件的一条源极-漏极通路连接在一条数据引线和一个操作电势点之间;且其中所述多个存储单元经过所述字引线和所述数据引线而得到控制。24.根据权利要求23的半导体存储器件，其中所述半导体元件被一个半导体元件代替，该半导体元件包括一个构成所述半导体元件的源极的源极区;一个构成所述半导体元件的漏极的漏极区;所述源极区与所述漏极区通过设置在它们之间的一个有效沟道区而相互连接;一个栅极电极，它通过设置在所述栅极电极和所述有效沟道区之间的一个栅极绝缘膜而与所述有效沟道区相连接;形成在所述有效沟道区附近并用于约束载流子的至少一个载流子约束区;以及存在于所述载流子约束区和所述有效沟道区之间的一个势垒;其中所述栅极电极和所述有效沟道区之间的有效电容被设定得如此地小，以致满足于由以下不等式给出的条件1/Cgc＞kT/q2其中Cgc代表所述有效电容，k代表玻尔兹曼常数，T代表以绝对温度表示的操作温度，且q代表一个电子的电荷;其中各个所述半导体元件的所述栅极电极与一条字引线相连接;各个所述半导体元件的一条源极-漏极通路被连接在一条数据引线和一个操作电势点之间;且其中所述多个存储单元经过所述字引线和所述数据引线而得到控制。25.根据权利要求23的半导体存储器件，其中所述半导体元件被一种半导体元件所代替，该半导体元件包括一个构成所述半导体元件的源极的源极区;一个构成所述半导体元件的漏极的漏极区;所述源极区与所述漏极区通过一个设置在它们之间的有效沟道区相连接;一个栅极电极，该栅极电极通过设置在所述栅极电极和所述有效沟道区之间的一个栅极绝缘膜与所述有效沟道区相连接;形成在所述有效沟道区附近并用于约束载流子的至少一个载流子约束区;以及存在于所述载流子约束区和所述有效沟道区之间的一个势垒;其中所述有效沟道区和所述载流子约束区之间的一个电容值被设定得大于所述栅极电极和所述载流子约束区之间的电容;且其中在所述载流子约束区周围存在的总电容被这样地设定，即使得由以下不等式表示的条件得到满足q2/2Ctt＞kT其中Ctt代表所述总电容，k代表玻尔兹曼常数，T代表以绝对温度表示的操作温度，且q代表一个电子的电荷;各个所述半导体元件的所述栅极电极与一条字引线相连接;各个所述半导体元件的一条源极-漏极通路被连接在一条数据引线和一个操作电势点之间;且其中所述多个存储单元经所述字引线和所述数据引线而得到控制。26.根据权利要求23的半导体存储器件，其中所述半导体元件被一种半导体元件所代替，该半导体元件包括一个构成所述半导体元件的源极的源极区;一个构成所述半导体元件的漏极的漏极区;所述源极区与所述漏极区通过一个设置在它们之间的有效沟道区相连接;一个栅极电极，该栅极电极通过设置在所述栅极电极和所述有效沟道区之间的一个栅极绝缘膜与所述有效沟道区相连接;形成在所述有效沟道区附近并用于约束载流子的至少一个载流子约束区，所述约束区被一个势垒所包围;信息的存储是通过将载流子保持在所述载流子约束区中而实现的;以及一个薄膜结构，它具有不大于9nm的厚度并且是由设置在所述有效沟道区和所述载流子约束区之间的一个绝缘膜中的一种半导体材料制成的;其中各个所述半导体元件的所述栅极电极与一个字引线相连;各个所述半导体元件的一条源极-漏极通路连接在一条数据引线和一个操作电势点之间;且其中所述多个存储单元经所述字引线和所述数据引线而得到控制。27.一种半导体存储器件，包括多个存储单元，每一个存储单元都包括一个半导体元件;所述半导体元件包括一个构成所述半导体元件的源极的源极区;一个构成所述半导体元件的漏极的漏极区;一个设置在所述源极区和所述漏极区之间并用于将它们连接起来的有效沟道区;一个栅极电极，它通过设置在所述栅极电极和所述有效沟道区之间的一个栅极绝缘膜而与所述有效沟道区相连接;一个能级节，它形成在所述源极区和所述漏极区之间并位于所述有效沟道区中的电流路径附近，用于俘获至少一个载流子;其中所述栅极电极和所述有效沟道区之间的有效电容被设定得如此地小，以致满足于由以下不等式给出的条件1/Cgc＞kT/q2其中Cgc代表所述有效电容，k代表玻尔兹曼常数，T代表以绝对温度表示的操作温度，且q代表一个电子的电荷;其中所述栅极电极与所述漏极相连;且其中各个所述半导体元件的一条源极-漏极通路连接在一条字引线和一条数据引线之间。28.根据权利要求27的半导体存储器件，其中所述半导体元件被一个半导体元件代替，该半导体元件包括一个构成所述半导体元件的源极的源极区;一个构成所述半导体元件的漏极的漏极区;所述源极区与所述漏极区通过一个设置在它们之间的有效沟道区相连接;一个栅极电极，该栅极电极通过设置在所述栅极电极和所述有效沟道区之间的一个栅极绝缘膜与所述有效沟道区相连接;形成在所述有效沟道区附近并用于约束载流子的至少一个载流子约束区;以及存在于所述载流子约束区和所述有效沟道区之间的一个势垒;其中所述栅极电极和所述有效沟道区之间的有效电容被设定得如此地小，以致满足于由以下不等式给出的条件1/Cgc＞kT/q2其中Cgc代表所述有效电容，k代表玻尔兹曼常数，T代表以绝对温度表示的操作温度，且q代表一个电子的电荷;且其中所述栅极电极与所述漏极相连;且其中各个所述半导体元件的一条源极-漏极通路被连接在一条字引线和一条数据引线之间。29.根据权利要求27的半导体存储器件，其中所述半导体元件被一个半导体元件所代替，该半导体元件包括一个构成所述半导体元件的源极的源极区;一个构成所述半导体元件的漏极的漏极区;所述源极区与所述漏极区通过一个设置在它们之间的有效沟道区相连接;一个栅极电极，该栅极电极通过设置在所述栅极电极和所述有效沟道区之间的一个栅极绝缘膜与所述有效沟道区相连接;形成在所述有效沟道区附近并用于约束载流子的至少一个载流子约束区;以及存在于所述载流子约束区和所述有效沟道区之间的一个势垒;其中所述有效沟道区和所述载流子约束区之间的一个电容值被设定得大于所述栅极电极和所述载流子约束区之间的电容;且其中在所述载流子约束区周围存在的总电容被这样地设定，即使得由以下不等式表示的条件得到满足q2/2Ctt＞kT其中Ctt代表所述总电容，k代表玻尔兹曼常数，T代表以绝对温度表示的操作温度，且q代表一个电子的电荷;其中所述栅极电极与所述漏极相连;且其中各个所述半导体元件的一条源极-漏极通路被连接在一条字引线和一条数据引线之间。30.根据权利要求27的半导体存储器件，其中所述半导体元件被一种半导体元件所代替，该半导体元件包括一个构成所述半导体元件的源极的源极区;一个构成所述半导体元件的漏极的漏极区;所述源极区与所述漏极区通过一个设置在它们之间的有效沟道区相连接;一个栅极电极，该栅极电极通过设置在所述栅极电极和所述有效沟道区之间的一个栅极绝缘膜与所述有效沟道区相连接;形成在所述有效沟道区附近并用于约束载流子的至少一个载流子约束区，所述约束区被一个势垒所包围;信息的存储是通过将载流子保持在所述载流子约束区中而实现的;以及一个薄膜结构，它具有不大于9nm的厚度并且是由设置在所述有效沟道区和所述载流子约束区之间的一个绝缘膜中的一种半导体材料构成的;其中所述栅极电极与所述漏极相连;且其中各个所述半导体元件的一条源极-漏极通路被连接在一条字引线和一条数据引线之间。31.一种半导体存储器件，包括多个存储单元，每一个存储单元都包括一个开关元件和一个半导体元件;所述半导体元件包括一个构成所述半导体元件的源极的源极区;一个构成所述半导体元件的漏极的漏极区;一个设置在所述源极区和所述漏极区之间并用于将它们连接起来的有效沟道区;一个栅极电极，它通过设置在所述栅极电极和所述有效沟道区之间的一个栅极绝缘膜而与所述有效沟道区相连接;一个能级节，它形成在所述源极区和所述漏极区之间并位于所述有效沟道区中的电流路径附近，用于俘获至少一个载流子，其中所述栅极电极和所述有效沟道区之间的有效电容被设定得如此地小，以致满足于由以下不等式给出的条件1/Cgc＞kT/q2其中Cgc代表所述有效电容，k代表玻尔兹曼常数，T代表以绝对温度表示的操作温度，且q代表一个电子的电荷;其中所述栅极电极与所述漏极相连;且其中各个所述开关元件的一条源极-漏极通路与在一条数据引线和一个操作电势点之间的各个所述半导体元件相串联;各个所述开关元件的栅极经过一条字引线而得到控制;从而使各个所述存储单元都通过所述字引线和所述数据引线而得到控制。32.根据权利要求31的半导体存储器件，其中所述半导体元件被一个半导体元件代替，该半导体元件包括一个构成所述半导体元件的源极的源极区;一个构成所述半导体元件的漏极的漏极区;所述源极区与所述漏极区通过设置在它们之间的一个有效沟道区而相互连接;一个栅极电极，它通过设置在所述栅极电极和所述有效沟道区之间的一个栅极绝缘膜而与所述有效沟道区相连接;形成在所述有效沟道区附近并用于约束载流子的至少一个载流子约束区;以及存在于所述载流子约束区和所述有效沟道区之间的一个势垒;其中所述栅极电极和所述有效沟道区之间的有效电容被设定得如此地小，以致满足于由以下不等式给出的条件1/Cgc＞kT/q2其中Cgc代表所述有效电容，k代表玻尔兹曼常数，T代表以绝对温度表示的操作温度，且q代表一个电子的电荷;其中各个所述开关元件的一条源极-漏极通路与在一条数据引线和一个操作电势点之间的各个所述半导体元件相串联;各个所述开关元件的栅极经过一条字引线而得到控制;从而使各个所述存储单元都通过所述字引线和所述数据引线而得到控制。33.根据权利要求31的半导体存储器件，其中所述半导体元件被一个半导体元件代替，该半导体元件包括一个构成所述半导体元件的源极的源极区;一个构成所述半导体元件的漏极的漏极区;所述源极区与所述漏极区通过设置在它们之间的一个有效沟道区而相互连接;一个栅极电极，它通过设置在所述栅极电极和所述有效沟道区之间的一个栅极绝缘膜而与所述有效沟道区相连接;形成在所述有效沟道区附近并用于约束载流子的至少一个载流子约束区;以及存在于所述载流子约束区和所述有效沟道区之间的一个势垒;其中所述有效沟道区和所述载流子约束区之间的一个电容值被设定得大于所述栅极电极和所述载流子约束区之间的电容;且其中在所述载流子约束区周围存在的总电容被这样地设定，即使得由以下不等式表示的条件得到满足q2/2Ctt＞kT其中Ctt代表所述总电容，k代表玻尔兹曼常数，T代表以绝对温度表示的操作温度，且q代表一个电子的电荷;其中各个所述开关元件的一条源极-漏极通路与在一条数据引线和一个操作电势点之间的各个所述半导体元件相串联;各个所述开关元件的栅极经过一条字引线而得到控制;从而使各个所述存储单元都通过所述字引线和所述数据引线而得到控制。34.根据权利要求31的半导体存储器件，其中所述半导体元件被一种半导体元件所代替，该半导体元件包括一个构成所述半导体元件的源极的源极区;一个构成所述半导体元件的漏极的漏极区;所述源极区与所述漏极区通过一个设置在它们之间的有效沟道区相连接;一个栅极电极，该栅极电极通过设置在所述栅极电极和所述有效沟道区之间的一个栅极绝缘膜与所述有效沟道区相连接;形成在所述有效沟道区附近并用于约束载流子的至少一个载流子约束区，所述约束区被一个势垒所包围;信息的存储是通过将载流子保持在所述载流子约束区中而实现的;以及一个薄膜结构，它具有不大于9nm的厚度并且是由设置在所述有效沟道区和所述载流子约束区之间的一个绝缘膜中的一种半导体材料构成的;其中各个所述开关元件的一条源极-漏极通路与在一条数据引线和一个操作电势点之间的各个所述半导体元件相串联;各个所述开关元件的栅极经过一条字引线而得到控制;从而使各个所述存储单元都通过所述字引线和所述数据引线而得到控制。35.一种半导体存储器件，包括多个存储单元，每一个存储单元都包括一个第一半导体元件，该第一半导体元件具有连接在一个第一操作电势点和一个第一节之间的源极-漏极通路;一个第二半导体元件，该第二半导体元件具有连接在所述第一节和一个第二操作电势点之间的源极-漏极通路;所述第一和第二半导体元...

【专利技术属性】
技术研发人员：矢野和男，石井智之，桥本孝司，关浩一，青木正和，阪田健，中込仪延，竹内干，
申请(专利权)人：株式会社日立制作所，
类型：发明
国别省市：JP[日本]