半导体存储器件及其制造方法技术

一种带有形成在单元晶体管上方、下方的电容器的半导体存储器件，它包含形成在第一层面的第一和第二晶体管、与第一晶体管相连且形成在第一层面下方的第一存储电极、以及与第二晶体管相连且形成在第一层面上方的第二存储电极。第一和第二存储电极经由各个源区侧壁上形成的隔层连接到各源区，并在存储电极和晶体管之间形成一个切口，以获得二倍或更大的单元电容量、稳定的单元晶体管特性以及降低了的短沟道效应。（*该技术在2015年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种，更确切地说是一种装备有形成在单元晶体管上下方的电容器的DRAM存储器件及其制造方法。近来，已进行了很多研究来改善256M位及256M位以上的DRAM器件的叠层电容器单元和沟槽电容器单元的结构。尽管制造工艺极为复杂，在运行电压为1.5V而单元尺寸为0.5μm2的DRAM单元中仍然很难确保足够的单元电容量。而且，为了得到具有足够对准裕度的布局，必须制作特征尺寸小于现今最小特征尺寸的单元，或必须制作其高度大于现今高度的存储电极。由于现有光刻工艺的限制，前者几乎不可能，而后者会引起多种制造中的问题。此外，随着构成金属-氧化物-半导体(MOS)器件的源和漏的杂质浓度的增高，结的漏电流逐渐变大，从而引起数据存储问题。附图说明图1A-1E的剖面图示出了用来解决上述问题的带有埋置电容器DRAM的制造方法(见IDEM，1992年，PP803-806，Toshiyuki Nishihara等人的“用于256M位和1G位DRAM的装有粘贴式SOI的埋置电容器DRAM单元”)此处，在硅衬底500上制作了一个用来形成单元分隔隔离膜的沟槽，其上沉积SiO2膜并对其进行腐蚀，从而形成单本文档来自技高网...

【技术保护点】
一种带有形成在单元晶体管上方和下方的电容器的半导体存储器件，它包括： 形成在第一层面内的第一和第二晶体管； 一个与上述第一晶体管相连且形成在上述第一层面下方的下存储电极；以及 一个与上述第二晶体管相连且形成在上述第一层面上方的上存储电极。

【技术特征摘要】
KR 1994-5-13 10487/941.一种带有形成在单元晶体管上方和下方的电容器的半导体存储器件，它包括形成在第一层面内的第一和第二晶体管；一个与上述第一晶体管相连且形成在上述第一层面下方的下存储电极；以及一个与上述第二晶体管相连且形成在上述第一层面上方的上存储电极。2.根据权利要求1的带有形成在单元晶体管上方和下方的电容器的半导体存储器件，其中所述的晶体管具有硅在绝缘体之上(SOI)的结构。3.根据权利要求1的带有形成在单元晶体管上方和下方的电容器的半导体存储器件，其中所述的各存储电极经由形成在其源区侧壁上的隔层分别连接到上述各晶体管。4.根据权利要求1的带有形成在单元晶体管上方和下方的电容器的半导体存储器件，其中所述的上存储电极和下存储电极彼此交叉并部分重叠。5.根据权利要求1的带有形成在单元晶体管上方和下方的电容器的半导体存储器件，其中在上述存储电极和上述晶体管之间形成了一个切口。6.一种带有形成在单元晶体管上方和下方的电容器的半导体器件，它包含分立形成的第一和第二有源区;一个其源区形成在上述第一有源区边缘部分的第一晶体管以及一个其源区形成在上述第二有源区边缘部分的第二晶体管;一个形成在上述第一晶体管源区侧壁上的第一隔层以及一个形成在上述第二晶体管源区侧壁上的第二隔层;以及一个与上述第一隔层相连的下存储电极以及一个与上述第二隔层相连的上存储电极。7.根据权利要求6的带有形成在单元晶体管上方和下方的电容器的半导体器件，其中所述的晶体管具有硅在绝缘体之上(SOI)的结构。8.根据权利要求7的带有形成在单元晶体管上方和下方的电容器的半导体器件，其中在上述存储电极和晶体管之间制作了一个切口。9.根据权利要求8的带有形成在单元晶体管上方和下方的电容器的半导体器件，其中所述的存储电极经由焊接区连接到上述隔层。10.根据权利要求9的带有形成在单元晶体管上方和下方的电容器的半导体器件，其中与上述晶体管漏区相连的位线位于上述各有源区之间。11.根据权利要求10的带有形成在单元晶体管上方和下方的电容器的半导体...

【专利技术属性】
技术研发人员：李柱泳，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]