【技术实现步骤摘要】
本专利技术涉及半导体集成电路器件及其制造技术，更具体地讲，涉及一种能有效地应用于具有存储单元的半导体集成电路器件的技术，该存储单元是通过制作强介电材料的电容性元件(电容器)的电容器绝缘膜来形成的。近年来的大容量DRAM(动态随机存取存储器)中，为了补偿电容性元件聚集的电荷的减少，这起因于存储单元的微型化，已经采用了叠层电容器结构，其中在存储单元选择MISFET之上设置电容性元件。此外，通过把其下电极(存储电极)构形为翅片状或圆筒状，使电容性元件的表面积扩大，而且用具有强介电常数的材料制做电容器绝缘膜。具体地，该介电材料之一的氧化钽(Ta2O5)具有高达20-25的介电常数，而且与已有技术的DRAM工艺能具有好的匹配，因而DRAM应用于电容性元件正得以提倡。当电容性元件的电容器绝缘膜是由氧化钽制做的时候，作为将在电容器绝缘膜上形成的上电极(或板极)材料，必须选用能防止氧化钽的膜质量劣化的材料。此上电极材料适合的例子有难熔金属，例如W(钨)、Pt(铂)或Mo(钼)，或者其氮化物如TiN(氮化钛)。在Jpn.J.Appl.Phys.Vol.33(1994)Pt.1...
【技术保护点】
一种具有电容性元件的半导体集成电路器件，包括：下电极；具有包括形成于所述下电极之上的强介电膜在内的一种或多种膜的电容器绝缘膜；具有包括形成于所述电容器绝缘膜之上的氮化钛膜在内的一种或多种膜的上电极；其中，通过由不含还原气体条件下的低温ＣＶＤ法形成的钝化膜，在所述强介电膜之上形成所述电容性元件的上电极。
【技术特征摘要】
JP 1995-12-8 320596/951.一种具有电容性元件的半导体集成电路器件，包括下电极；具有包括形成于所述下电极之上的强介电膜在内的一种或多种膜的电容器绝缘膜；具有包括形成于所述电容器绝缘膜之上的氮化钛膜在内的一种或多种膜的上电极；其中，通过由不含还原气体条件下的低温CVD法形成的钝化膜，在所述强介电膜之上形成所述电容性元件的上电极。2.根据权利要求1的半导体集成电路器件，其特征在于所述电容器绝缘膜包括氧化钽膜。3.根据权利要求1的半导体集成电路器件，其特征在于在存储单元选择MISFET之上布置所述电容性元件，构成DRAM存储单元。4.一种半导体集成电路器件的制造方法，包括(a)在半导体衬底主表面上，形成第一导电膜由此构成电容性元件下电极的步骤；(b)在所述第一导电膜上，形成由包括强介电膜的一种或多种膜制成的电容器绝缘膜的步骤；(c)在所述电容器绝缘膜上，通过不含还原气体条件下的低温CVD法形成钝化膜的步骤；(d)在所述钝化膜上，由包括氮化钛膜的一种或多种膜制成的第二导电膜，构成所述电容性元件的上电极的步骤。5.根据权利要求4的半导体集成电路器件的制造方法，其特征在于所述电容器绝缘膜包括氧化钽膜。6.根据权利要求4的半导体集成电路器件的制造方法，其特征在于所述钝化膜包括非晶钛膜或多晶钛膜。7.根据权利要求4的半导体集成电路器件的制造方法，其特征在于在存储单元选择MISFET之上布置所述电容性元件，构成DRAM存储单元。8.根据权利要求7的半导体集成电路器件的制造方法，其特征在于还包括至少使所述电容性元件的下电极部分构图成为翅片状或圆筒状的步骤。9.一种半导体集成电路器件的制造方法，包括(a)在半导体衬底主表面上形成MISFET的步骤；(b)在所述MISFET上形成由一种或多种膜制成的第一导电膜的步骤；(c)通过使所述第一导电膜的至少一部分构图为翅片状或圆筒状，形成电容性元件的下电极的步骤；(d)在所述下电极上，形成由包括强介电膜的一种或多种膜制成的电容器绝缘膜的步骤；(e)在存在含钛源气体但不存在含氮还原气体的条件下，通过低温CVD方法，在所述电容器绝缘膜上形成钝化膜的步骤；(f)在存在含钛源气体和含氮还原气体的条件下，通过低温CVD方法，在所述钝化膜上，形成由包括氮化钛膜的一种或多种膜制成的第二导电膜的步骤；(g)通过使所述第二导电膜、所述钝化膜和所述电容器绝缘膜构图，形成所述电容性元件的上电极。10.根据权利要求9的半导体集成电路器件的制造方法，其特征在于通过把所述含钛源气体以及之后把所述含氮还原气体引入CVD设备的反应室，连续形成所述钝化膜和所述第二导电膜。11.根据权利要求9的半导体集成电路器件的制造方法，其特征在于所述电容器绝缘膜包括氧化钽膜。12.根据权利要求9的半导体集成电路器件的制造方法，其特征在于所述钝化膜包括非晶钛膜或多晶钛膜。13.根据权利要求9的半导体集成电路器件的制造方法，其特征在于所述含...
【专利技术属性】
技术研发人员：田丸刚，饭岛晋平，横山夏树，中田昌之，
申请(专利权)人：株式会社日立制作所，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。