半导体装置的制造方法制造方法及图纸

提供一种不使位线与字线连接而以自行调整的方式连接在半导体衬底上且不产生成结晶缺陷的半导体装置。在半导体（例如Ｓｉ）衬底１上依次分别形成元件分离绝缘膜２、栅氧化膜３、栅极４（字线）、绝缘膜５之后，形成侧壁６ａ～６ｆ。此时，形成衬底保护氧化膜６ｇ～６ｉ，从而不使半导体衬底１露出。在形成源／漏区２６１～２６３之后，淀积由Ｓｉ３Ｎ４或ＳｉＯＮ等构成的绝缘膜７，此后在全部表面上形成层间绝缘膜８。绝缘膜７与层间绝缘膜８相比刻蚀速度慢。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及，该半导体装置由在半导体衬底的上方形成的两层布线层(字线及位线)、再在上述布线层的上方形成的电容器、用于将位线及电容器分别连接在半导体衬底上的连接电极、以及将字线作为栅极的晶体管构成。附图说明图111～图122是作为现有技术依次表示半导体装置(DRAM)的制造工序之一例的剖面图。首先，利用LOCOS法在半导体(例如Si)衬底1上形成元件分离绝缘膜2之后，在不形成元件分离绝缘膜2的半导体衬底1上有选择地形成栅氧化膜3、栅极4及绝缘膜5的叠层结构(图111)。栅极4具有作为DRAM的字线的功能。然后，利用CVD法在全部表面上形成厚度为例如数百nm的硅氧化膜(图112)。其次，通过沿垂直于半导体衬底1的方向进行刻蚀速率高的各向异性的氧化膜刻蚀，在栅氧化膜3、栅极4及绝缘膜5各自的侧壁部分形成侧壁6a～6f。然后，将绝缘膜5及侧壁6a～6f作为掩模，进行离子注入，在半导体衬底1内分别形成源/漏区261～263(图113)。其次，利用CVD法在全部表面上淀积硅氧化膜，形成例如数百nm厚度的层间绝缘膜8(图114)。其次，利用通常的复制方法，在层间绝缘膜8上形成呈规定图形的光本文档来自技高网...

【技术保护点】
一种半导体装置的制造方法，其特征在于包括以下工序：（ａ）在半导体衬底的表面上有选择地形成第１导电膜的工序；（ｂ）在上述第１导电膜上形成第１绝缘膜的工序；（ｃ）在由上述工序（ａ）及（ｂ）获得的结构上形成第２绝缘膜的工序；（ｄ）在上述第２绝缘膜上形成第３绝缘膜的工序；（ｅ）在上述第３绝缘膜上形成第４绝缘膜的工序；（ｆ）对上述第４绝缘膜、上述第３绝缘膜、上述第２绝缘膜有选择地、而且按照该顺序进行个别地刻蚀，使存在于上述半导体衬底的上述表面内未形成上述第１导电膜的第１位置的部分露出的工序；（ｇ）在上述第１位置形成与上述半导体衬底导电性接触的第２导电膜的工序，其中上述第３绝缘膜比上述第４绝缘膜的刻蚀速度...

【技术特征摘要】
JP 1996-12-26 347509/961.一种半导体装置的制造方法，其特征在于包括以下工序(a)在半导体衬底的表面上有选择地形成第1导电膜的工序；(b)在上述第1导电膜上形成第1绝缘膜的工序；(c)在由上述工序(a)及(b)获得的结构上形成第2绝缘膜的工序；(d)在上述第2绝缘膜上形成第3绝缘膜的工序；(e)在上述第3绝缘膜上形成第4绝缘膜的工序；(f)对上述第4绝缘膜、上述第3绝缘膜、上述第2绝缘膜有选择地、而且按照该顺序进行个别地刻蚀，使存在于上述半导体衬底的上述表面内未形成上述第1导电膜的第1位置的部分露出的工序；(g)在上述第1位置形成与上述半导体衬底导电性接触的第2导电膜的工序，其中上述第3绝缘膜比上述第4绝缘膜的刻蚀速度慢。2.根据权利要求1所述的半导体装置的制造方法，其特征在于上述第2绝缘膜存在于作为上述第1导电膜及上述第1绝缘膜各自的侧壁的第1区和上述半导体衬底的上述表面内未形成上述第1导电膜的第2区，存在于上述第1区的上述第2绝缘膜的宽度大于存在于上述第2区的上述第2绝缘膜的厚度。3.根据权利要求2所述的半导体装置的制造方法，其特征在于还包括以下工序(x)在工序(d)和工序(e)之间执行的、将存在于上述半导体衬底的上述表面内与上述第1位置不同的未形成上述第1导电膜的第2位置的上方的上述第3绝缘膜除去的工序；(y)在由上述工序(e)以后的工序中执行的、对存在于上述第2位置的上方的上述第4绝缘膜及上述第2绝缘膜按照该顺序连续地进行刻蚀，使存在于上述半导体衬底的上述表面内上述第2位置的部分露出的工序；(z)在上述第2位置形成与上述半导体衬底导电性地接触的第3导电膜的工序。4.根据权利要求2所述的半导体装置的制造方法，其特征在于还包括以下工序(y)在由上述工序(g)以后的工序中执行的、对上述第4绝缘膜、上述第3绝缘膜、上述第2绝缘膜有选择地、而且按照该顺序进行个别地刻蚀，使存在于上述半导体衬底的上述表面内与上述第1位置不同的未形成上述第1导电膜的第2位置的部分露出的工序；(z)在上述第2位置形成与上述半导体衬底导电性地接触的第3导电膜的工序。5.根据权利要求2所述的半导体装置的制造方法，其特征在于在上述工序(f)中使存在于上述半导体衬底的上述表面内与上述第1位置不同的未形成上述第1导电膜的第2位置的部分露出，在上述工序(g)中在上述第2位置还形成与上述半导体衬底导电性地接触的第3导电膜，继工序(g)之后还包括以下工序(h)形成覆盖上述第2及第3导电膜及上述第4绝缘膜的第5绝缘膜的工序；(i)对上述第5绝缘膜有选择地进行刻蚀，在上述第3导电膜的上方设置开口的工序；(j)通过上述第5绝缘膜的上述开口设置与上述第3导电膜导电性地接触的第4导电膜的工序。6.一种半导体装置的制造方法，其特征在于包括以下工序(a)在半导体衬底的表面上有选择地形成第1导电膜的工序；(b)在上述第1导电膜上形成第1绝缘膜的工序；(c)在由上述工序(a)及(b)获得的结构上形成第2绝缘膜的工序；(d)在上述第2绝缘膜上形成第3绝缘膜的工序；(e)对上述第3绝缘膜及上述第2绝缘膜有选择地、而且按照该顺序进行个别地刻蚀，使存在于上述半导体衬底的上述表面内未形成上述第1导电膜的第1位置的部分露出的工序；(f)在上述第1位置形成与上述半导体衬底导电性接触的第2导电膜的工序，其中上述第2绝缘膜比上述第3绝缘膜的刻蚀速度慢，另外上述第2绝缘膜存在于上述第1导电膜及上述第1绝缘膜各自的侧壁的第1区和上述半导体衬底的上述表面内未形成上述第1导电膜的第2区，存在于上述第1区的上述第2绝缘膜的宽度大于存在于...

【专利技术属性】
技术研发人员：大野吉和，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：JP[日本]