【技术实现步骤摘要】
本专利技术涉及集成电路制造工艺，特别涉及使用少量的光刻掩模制造CMOS动态随机存取存储器的低成本工艺。本工艺按“劈开-多晶硅(split-polysilicon)”工艺流程集成堆叠箱式(container type)电容单元，在“劈开-多晶硅”工艺流程中，使用分别的光刻掩模生成N-沟道和P-沟道器件图形。制造动态随机存取存储器(DRAM)器件的行业是竞争激烈，高利润的行业。工艺的效率和制造能力以及产品质量、可靠性和性能都是决定这种冒险投资经济成功的重要因素。DRAM器件内的每个单元，存储数字数据中一位的分立可寻址的存储单元，包括两个主要的元件场效应存取晶体管和电容。随着存储器芯片中元件密度的增加，有必要缩小单元尺寸时保持最基本的单元电容量。每个新产生的DRAM器件其集成度通常四倍于它替代的DRAM器件的集成度。每个芯片器件数目增加四倍通常伴随着器件几何尺寸的减小。所有4-兆以及更大的密度的DRAM存储器都使用了三维电容单元设计。虽然已证明沟槽和堆叠电容设计在4-兆级可行，但现在大多数制造商似乎喜欢根据自己的制造能力进行堆叠电容设计且成品率稍高。大多数目前的动...
【技术保护点】
一种制造ＣＭＯＳＤＲＡＭ的工艺，包括以下步骤： （ａ）在硅衬底上层内形成Ｎ－型区和Ｐ－型区； （ｂ）形成场隔离区； （ｃ）除了场隔离区覆盖的区域外，在衬底上表面形成栅极介质层； （ｄ）形成覆盖所述场隔离区和栅极介质层的第一导电层； （ｅ）从所述第一导电层的第一部分处形成Ｎ－沟道图形，所述第一部分位于这Ｐ型区之上，而留下所述第一导电层的未腐蚀第二部分，所述第二部分覆盖Ｎ－型区； （ｆ）至少进行一个Ｎ－沟道源／漏区注入； （ｇ）淀积覆盖Ｎ－型区和Ｐ－型区的绝缘模层； （ｈ）通过所述的绝缘模层腐蚀存储节点接触开口； （ｉ）形成...
【技术特征摘要】
US 1994-10-13 08/322,8071.一种制造CMOS DRAM的工艺，包括以下步骤(a)在硅衬底上层内形成N-型区和P-型区；(b)形成场隔离区；(c)除了场隔离区覆盖的区域外，在衬底上表面形成栅极介质层；(d)形成覆盖所述场隔离区和栅极介质层的第一导电层；(e)从所述第一导电层的第一部分处形成N-沟道图形，所述第一部分位于这P型区之上，而留下所述第一导电层的未腐蚀第二部分，所述第二部分覆盖N-型区；(f)至少进行一个N-沟道源/漏区注入；(g)淀积覆盖N-型区和P-型区的绝缘模层；(h)通过所述的绝缘模层腐蚀存储节点接触开口；(i)形成覆盖N-型区和P-型区并连线存储节点接触开口的第二导电层；(j)去除位于所述模层上表面上的所述第二导电层的选择部分，而留下连线存储节点接触开口的第二导电层的其它部分，所述的其它部分变成各存储器单元的各存储节点电容极板；(k)在所述第二导电层上形成单元介质层；(l)在所述的单元介质层上形成第三导电层。2.如权利要求1所述的制造CMOS DRAM的工艺，还包括以下步骤(a)在所述第一导电层的未腐蚀部分形成通常具有垂直侧壁的P-沟道栅极图形；(b)淀积介质间隔层；(c)腐蚀间隔层，从而在P-沟道栅极的垂直侧壁上形成间隔层；(d)进行P-沟道源/漏区注入。3.如权利要求1所述的制造CMOS DRAM的工艺，其特征在于，在步骤(j)和(k)之间，所述的模层通过去除上表面的模层材料来减薄，以便露出每个存储节点极板的外表面。4.如权利要求3所述的制造CMOS DRAM的工艺，其特征在于，所述模层覆盖N-型区的部分在腐蚀存储节点接触开口的同时被去除。5.如权利要求1所述的制造CMOS DRAM的工艺，其特征在于，第一导电层为导电掺杂的多晶硅。6.如权利要求1所述的制造CMOS DRAM的工艺，其特征在于，所述的第一、第二和第三导电层为导电掺杂的多晶硅。7.如权利要求1所述的制造CMOS DRAM的工艺，其特征在于，单元介质层包含氮化硅。8.如权利要求1所述的制造CMOS DRAM的工艺，其特征在于，三氟化硼为注入P-沟道源/漏区的掺杂剂。9.一种在硅片上制造CMOS动态随机存取存储器的工艺，所述工艺包括以下步骤(a)在硅片上表面上形成第一导电层；(b)在第一导电层的第一部分处形成N-沟道栅极图形，而留下所述第一导电层的未腐蚀第二部分，以后在此形成P-沟道栅极图形。(c)至少进行一个N-沟道源/漏区注入；(d)淀积完全覆盖所述上表面的绝缘模层；(e)通过所述的绝缘模层腐...
【专利技术属性】
技术研发人员：CH丹尼森，A艾哈迈德，
申请(专利权)人：微米技术有限公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。