半导体集成电路制造技术

一种半导体集成电路，能够稳定基片电势，并在启动电源工作时抑制异常电流的产生。其中把一个阱分为四个Ｐ阱并对这些Ｐ阱分别提供反馈偏压发生器（ＢＢＧ）。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种半导体集成电路，特别是涉及一种带有用于动态随机存取存储器(DRAM)等的反馈偏压发生器的半导体集成电路。对于半导体集成电路，一般来说，该反馈偏压发生器(在下文中称为BBG)的应用很广。特别对于DRAM，该BBG在防止存储单元受到输入电势的脉冲破坏或减小基片的PN结的电容等方面具有重要的作用。该BBG接受向芯片提供的电源电压，并产生另外一个不同于该电源电压的基片电势，这样该BBG把该基片电势加到半导体基片(在下文中只称为“基片”)上。在传统的例子中，只在一块芯片中提供一个BBG。即使第一传统半导体集成电路只具有一个BBG，如果该BBG释放该基片电流的能力足够大，则该BBG吸收载流子，即在RAM工作过程中，从整个RAM中稳定产生并注入到基片上的基片电流，这样它能抑制由该基片电流所引起的基片电势的波动。图1为表示普通BBG的一个实例的电路图。下面参照图1说明普通BBG的一个实例。如图1所示，该BBG带有漏极与栅极相连的晶体管Q1和漏极与栅极相连的晶体管Q2，基片电势VS从晶体管Q1漏极输出，晶体管Q2的漏极连接到晶体管Q1的源极，晶体管Q2的源极连接到地电势，其栅极通过电容C1接收交流基片电势驱动信号S。下面说明其工作过程。该电路是众所周知的倍压校正电路，其中包括一个作为输出负载的基片电容C2。该输出的基片电势VS的电流提供能力大约与基片电势驱动信号的频率成比例。但是，近几年来，大容量DRAM和高速DRAM得到发展。结果，DRAM中的晶体管也需要具有大容量并且以高速度运作。各晶体管的电流驱动能力也要增加。结果，在整个半导体集成电路中有大量电流流动，注入整个芯片上的载流子(即基片电流)也增加。另外，由于芯片面积增加基片电阻也增加。因此，在远离BBG电路的区域中会发生由于时间常数引起的时间延迟，该时间常数由基片电阻成份和电容组成，该时间延迟直到在该区域中的电路工作时，注入到基片上的载流子被通过基片的电阻元件流到该BBG电路中才结束。该时间延迟引起从由上述较远区域的基片电势或阱电势的BBG确立的数值产生瞬间波动或局部波动。由于反馈栅级偏压的效应，一个部分增强模式的晶体管变为耗尽层，结果该电路不正常工作。这使得在该区域中的该电路发生错误操作。由于在BBG工作时产生的热电子，这会使在该BBG附近的存储单元中的数据被破坏。作为解决这些问题的方法，在日本专利特开平3-21052(文献1)或日本专利特开平1-278059中公开的第二传统半导体集成电路通过设置多个BBG防止上述缺陷。如果设置多个BBG，由于BBG与阱电势波动发生的位置距离比较短，所以基片电势的波动不容易发生。可以允许每个BBG的能力较低。这样能够防止在各BBG中热电子的产生。从而可以防止存储单元中的数据被破坏。但是，在上述第二传统半导体集成电路电路中，该基片电势在芯片中是公用的。即使增加BBG的数量，在电路工作较剧烈(即驱动电流较大并且以高速工作)的部位，基片电势的局部波动和瞬间波动较容易发生。由于采用大容量的存储器以及大面积的存储器，则存储器的电路工作速度也被提高。另外，在多个BBG对该波动突然起动操作的情况下，由于在各个BBG中产生的热电子可能引起分散电流的增加或者存储单元中数据的破坏。另外，当采用大面积的芯片时，会增加基片的电容C和电阻R。时间常数也会相应的的增加。结果，由于该基片的时间常数增加，在把电源启动时，需要较长时间去设置基片电势。如果在基片电势确定以前，芯片进入操作状态，会有反常电流流向基片，结果，该基片电势上升，从而可能发生死机现象。上述传统的第一半导体集成电路只带有一个BBG，该第一电路引起从根据上述较远区域的基片电势或阱电势的BBG确立的数值产生瞬间波动或局部波动。不可能使该电路正常工作，这样在该区域中会发生电路故障，从而当BBG工作时产生的热电子会使BBG附近的存储单元中的数据被破坏。该传统的第二集成电路希望通过提供多个BBG来解决该缺陷。但是由于在该芯片中基片电势是公用的。即使增加BBG的数量，在电路工作较剧烈(即驱动电流较大并且以高速工作)的部位，基片电势的局部波动和瞬间波动较容易发生。由于采用大容量的存储器以及大面积的存储器，则存储器的电路工作速度也被提高。结果，瞬时波动和局部波动的问题没有获得解决。另外，在多个BBG对该波动突然起动操作的情况下会产生缺陷，由于在各个BBG中产生的热电子可能引起分散电流的增加或者的存储单元中数据的破坏。另外，当使用大面积的芯片时，其缺陷是基片的电容C和电阻R也会增加，时间常数也会相应的的增加。结果，由于该基片的时间常数增加，在把电源启动时，需要较长时间去设置基片电势。如果在基片电势确定以前，芯片进入操作状态，会有反常电流流向基片，结果，该基片电势上升，从而可能发生死机现象。由上文所述，本专利技术的一个目的在于提供一种能够保持基片电势稳定并且在把电源启动时抑制异常电流的半导体集成电路。根据本专利技术的第一方面，为了实现上述目的，在此提供一种半导体集成电路，其中包括用于产生不同于提供到芯片上的第一电源的基片电势的反馈偏压发生器，以及一个在接收到该基片电势后保持在该基片电势中的阱，并形成于上述电路模块，其中该反馈偏压发生器和阱形成于芯片中，该阱被分为多个子阱或多个子阱组，这样，把该偏压发生器提供给该多个子阱或多个子阱组。在下文结合附图的说明中，本专利技术的上述目的和新特点将更加易于理解。应当知道该附图只用于解释说明而不知对本专利技术限制。图1为普通的反馈偏压发生器(BBG)的电路图；图2为根据本专利技术的半导体集成电路的第一实施例的布局图；图3为根据本专利技术的半导体集成电路的第二实施例的布局图4为根据本专利技术的半导体集成电路的第三实施例的布局图；图5为该实施例的半导体集成电路的阱的典型结构的截面图。下面将参照附图说明本专利技术的最佳实施例。图2为根据本专利技术的半导体集成电路的第一实施例的布局图。如图2所示，该实施例的半导体集成电路包括P型P阱11到14，其中用于保持在半导体基片上的电路元件的基片电势的阱被分为四块，为各P阱11到14提供的反馈偏压发生器(BBG)21到24用于有选择地进行控制。BBG 21到24与图1所示的相同。即如图1所示，该反馈偏压发生器(BBG)由形成于P型基片上的N沟道MOS晶体管构成，该反馈偏压发生器(BBG)带有漏极与栅极相连的晶体管Q1和漏极与栅极相连的晶体管Q2，基片电势VS从晶体管Q1漏极输出，晶体管Q2的漏极连接到晶体管Q1的源极，晶体管Q2的源极连接到地电势，其栅极通过电容C1接收交流基片电势驱动信号S。接着，根据图2说明本专利技术实施例的操作过程。在P阱11到14中的电路包括大电流流过并且电路以高速操作使得基片载流子的波动的部分。首先，对于P阱11来说，在该大电流流过并且电路以高速操作的部分被完全操作，而对于其它P阱12至14来说，其它大电流流过和电流以高速操作的部分几乎不被操作。在这种情况中，这引起而为P阱11提供基片电势的BBG 21的基片电势驱动信号21的频率增加，从而增加基片电势VS1电流提供能力，从而可以抑制在P阱11中基片电势(阱电势)的波动。对于P阱12至14来说，内部电流操作的阱电势的波动，可以抑制由于BBG 20至24引起基片电势驱动信号S本文档来自技高网...

【技术保护点】
一种半导体集成电路，其中包括：一个用于产生不同于提供给芯片的第一电源电压的基片电势的反馈偏压发生器；一个在接收所述基片电势时保持所述基片电势，并形成于预定的电路模块中的阱，其特征在于，所述反馈偏压发生器和所述阱形成于所述芯片中， 所述阱被分为多个子阱或多个子阱组，使得所述反馈偏压发生器分别提供给所述多个子阱或多个子阱组。

【技术特征摘要】
JP 1997-10-30 298924/971.一种半导体集成电路，其中包括一个用于产生不同于提供给芯片的第一电源电压的基片电势的反馈偏压发生器；一个在接收所述基片电势时保持所述基片电势，并形成于预定的电路模块中的阱，其特征在于，所述反馈偏压发生器和所述阱形成于所述芯片中，所述阱被分为多个子阱或多个子阱组，使得所述反馈偏压发生器分别提供给所述多个子阱或多个子阱组。2.如权利要求1所述的半导体集成电路，其特征在于，所述的子阱被提供给一块所述反馈偏压发生器。3.如权利要求1所述的半导体集成电路，其特征在于，所述的各子阱组被提供给至少两块所述反馈偏压发生器。4.如权利要求1所述的半导体集成...

【专利技术属性】
技术研发人员：木下雅章，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]