多阶快闪存储器结构及其制造方法技术

公开一种多阶快闪存储单元及其制造方法，该存储单元包括：一ｐ型硅基底；一深ｎ井，位于该ｐ型硅基底中；一ｐ井，位于该深ｎ井中；一第一绝缘层，位于该ｐ井表面上；三个浮置栅极，彼此邻近但隔绝，且位于该第一绝缘层上；一源极区和一漏极区，位于该ｐ井中，且分别位于该三个浮置栅极的两侧；一第二绝缘介电层，位于该三个浮置栅极、该源极区、以及该漏极区上；以及一控制栅极，位于该第二绝缘介电层表面上。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种快闪存储器(Flash Memory)，特别是涉及一种利用三井制作工艺(Triple Well Process)的多阶(Multi-Level)快闪存储器结构及其制造方法。快闪存储器被分类为永久性存储器(Non-Volatile Memory)，因为在快闪存储器中的存储单元不需要周期性的更新(Refreshing)就可以保持存储在存储单元中的数据。大部分现有的快闪存储器能在一存储单元中存储一单一位元，亦即，此存储单元能存储一“1”或一“0”。多阶快闪存储器中的每个存储单元能存储两个位元。多阶快闪存储器因为其优点而变得更为广泛被使用，尤其是，降低了永久性存储器的每一存储位元的成本。再者，多阶快闪存储器因为每存储单元能存储两个或多个位元的数据，因此也能做成更高密度的存储器。传统的多阶快闪存储器，在控制数据电平上遇到许多困难，因此，需要复杂的电路控制现有存储单元的编程与抹除数据电平。最困难的是在每次的周期性测试后，数据电平都会飘移，因此便需要一种多阶快闪存储单元，以便于写入与读取以及易于制造。因此，本专利技术的主要目的在于提供一种多阶快闪存储器结构，使用三个浮置栅极，便于数据电平的写入与读取。本专利技术的另一目的在于提供一种多阶快闪存储单元的制造方法，使用多晶硅间隙壁的制作工艺，简化此存储单元的制造。根据本专利技术的主要目的，提出一种多阶快闪存储单元的结构，包括p型硅基底；深n井，位于p型硅基底中；p井，位于深n井中；第一绝缘层，位于p井表面上；三个浮置栅极，彼此邻近但隔绝，且位于第一绝缘层表面上；一源极区和一漏极区，位于p井中，且分别位于三个浮置栅极的两侧；第二绝缘介电层，位于三个浮置栅极表面、源极区表面以及漏极区表面上；以及控制栅极，位于第二绝缘介电层表面上。根据本专利技术的另一目的，提出一种多阶快闪存储单元的制造方法，首先，提供p型硅基底。在p型硅基底中，形成深n井。在深n井中，形成p井。在p型硅基底表面上，形成穿隧氧化层。在穿隧氧化层上，形成第一多晶硅层。使用光掩模并蚀刻第一多晶硅层和穿隧氧化层，形成在p井宽度内的中间结构。在中间结构和p型硅基底表面上，形成第一绝缘介电层。在第一绝缘介电层表面上，形成第二多晶硅层。在中间结构附近，蚀刻第二多晶硅层形成两个多晶硅间隙壁。在多晶硅间隙壁附近，形成源极区和漏极区。在多晶硅间隙壁和中间结构以及p型基底表面上，形成第二绝缘介电层。在第二绝缘层的表面上，形成第三多晶硅层。以及使用光掩模并蚀刻第三多晶硅层和第二绝缘层，形成控制栅极，此控制栅极至少覆盖在多晶硅间隙壁和中间结构上方。依照本专利技术的一优选实施例，其中第一绝缘介电层是二氧化硅/氮化硅/二氧化硅(ONO)。依照本专利技术的一优选实施例，其中第二绝缘介电层是二氧化硅/氮化硅/二氧化硅。依照本专利技术的一优选实施例，其中控制栅极是多晶硅。依照本专利技术的一优选实施例，其中三个浮置栅极包括第一浮置栅极，邻近漏极区；第二浮置栅极，邻近源极区；以及第三浮置栅极，位于第一浮置栅极和第二浮置栅极中间。依照本专利技术的一优选实施例，其中第一浮置栅极和第二浮置栅极均是多晶硅间隙壁。依照本专利技术的一优选实施例，其中三个浮置栅极藉由电荷的编程或抹除存储一两个位元的二进制数据。依照本专利技术的一优选实施例，进行多阶快闪存储单元的读出操作藉由施加适当的电压在控制栅极、漏极区、源极区、p井以及深p井。为使本专利技术的上述和其他目的、特征和优点能更明显易懂，下文特举一优选实施例，并配合附图作详细说明。附图中附图说明图1～6是依照本专利技术的一优选实施例的一种多阶快闪存储单元的制造流程剖面图。参照图1，首先准备p型硅基底101。其次，在p型硅基底101中，使用传统的光掩模和离子注入技术，形成深n井103。优选的是深n井103的底部距离p型硅基底101的表面约2～3微米，因此，以约2～3百万电子伏特的离子注入能量便足以形成之。接着在深n井103中形成p井105,p井105的底部优选是距离基底101的表面约1～2微米，故以约250～400千电子伏特的离子注入能量便足以形成p井105。然后，在p型硅基底101表面上形成薄的穿隧氧化层107。穿遂氧化层107例如是二氧化硅，形成方法例如是将p型硅基底101放在一充满氧的环境中，以热氧化法形成约80～100埃的厚度。可替代的是，可以使用低压化学气相沉积法(LPCVD)形成穿隧氧化层107。然后，在穿隧氧化层107表面上形成第一多晶硅层109，优选是以沉积同时掺杂(in-situ)的方式形成。其次，参照图2，使用光掩模与蚀刻技术图案化(pattern)第一多晶硅层109与穿隧氧化层107，形成中间结构111。中间结构111的长度约0.35微米，因为此相对长的长度可以克服击穿(Punch Through)现象。接着，参照图3，在中间结构111和p型硅基底101表面上形成绝缘介电层113。绝缘介电层113是三层的二氧化硅/氮化硅/二氧化硅。二氧化硅/氮化硅/二氧化硅的绝缘介电层113是众所周知的一种复合材料层，且任何沉积此材料的技术均可被使用。因二氧化硅/氮化硅/二氧化硅的绝缘性质优异，故在此优选的实施例当中采用它以改善数据的存储性。在此优选实施例中，三层结构绝缘介电层113包括以高温化学气相沉积法形成的厚度约60埃的二氧化硅层，厚度约100埃的氮化硅层，以及厚度约60埃的二氧化硅层。然后，参照图4，首先在整个绝缘介电层113表面上，形成厚度约0.15微米的一第二多晶硅层，以沉积同时掺杂(in-situ)的方式形成。其次，蚀刻此第二多晶硅层，用以形成多晶硅间隙壁115a和115b。在多晶硅间隙壁115a和115b外侧绝缘介电层113的部分，可以用传统的方法加以清除。众所周知，藉由改变中间结构111的高度，可以控制多晶硅间隙壁115a和115b的宽度。在此优选的实施例当中，第一多晶硅层109的高度是约0.15微米，导致多晶硅间隙壁115a和115b的宽度是约0.12微米的大小。然后，参照图5，形成源极区117和漏极区119，分别邻接多晶硅间隙壁115a和115b。源极区117和漏极区119区域是n+，且进入p井的深度约1000-2000埃。使用50千电子伏特的离子注入能量去形成源极区117和漏极区119。藉由使用多晶硅间隙壁115a和115b作为自动对准(Self Aligned)源/漏极区掩模，进行此离子注入。最后，参照图6，进行多晶硅氧化步骤去修复多晶硅间隙壁115a和115b的损害，而此损害是在源/漏极区离子注入制作工艺所产生的。围绕着多晶硅间隙壁115a和115b，此多晶硅氧化步骤也用以形成绝缘介电层121。在后述中将看到，绝缘介电层121隔开控制栅极123和其下的结构。传统上，是在一充满氧的环境中加热整个基底以形成绝缘介电层121。在此热制作工艺中，源极区117和漏极区119将在多晶硅间隙壁115a和115b下方横向地扩散。可替代的是，在整个表面上沉积形成第二二氧化硅/氮化硅/二氧化硅复合层。此第二复合层提供作为绝缘介电层121。选择此二氧化硅/氮化硅/二氧化硅复合层将增加制造的复杂性，但其好处包括，改良多晶硅层之间的绝缘，以及最终数据的完整性。然而，当形成此二氧化硅/氮化硅/二氧化硅复合层时，热制作工艺步本文档来自技高网...

【技术保护点】
一种多阶快闪存储单元，包括： 一ｐ型硅基底； 一深ｎ井，位于该ｐ型硅基底中； 一ｐ井，位于该深ｎ井中； 一第一绝缘层，位于该ｐ井表面上； 三个浮置栅极，彼此邻近但隔绝，且位于该第一绝缘层上； 一源极区和一漏极区，位于该ｐ井中，且分别位于该三个浮置栅极的两侧； 一第二绝缘介电层，位于该三个浮置栅极、该源极区、以及该漏极区上；以及 一控制栅极，位于该第二绝缘介电层表面上。

【技术特征摘要】
US 1998-3-30 0507411．一种多阶快闪存储单元，包括一p型硅基底；一深n井，位于该p型硅基底中；一p井，位于该深n井中；一第一绝缘层，位于该p井表面上；三个浮置栅极，彼此邻近但隔绝，且位于该第一绝缘层上；一源极区和一漏极区，位于该p井中，且分别位于该三个浮置栅极的两侧；一第二绝缘介电层，位于该三个浮置栅极、该源极区、以及该漏极区上；以及一控制栅极，位于该第二绝缘介电层表面上。2．如权利要求1所述的多阶快闪存储单元，其中，该第二绝缘介电层是二氧化硅/氮化硅/二氧化硅。3．如权利要求1所述的多阶快闪存储单元，其中，该三个浮置栅极包括一第一浮置栅极，邻近该漏极区；一第二浮置栅极，邻近该源极区；以及一第三浮置栅极，位于该第一浮置栅极和该第二浮置栅极中间。4．如权利要求1所述的多阶快闪存储单元，其中，该控制栅极是多晶硅。5．如权利要求3所述的多阶快闪存储单元，其中，该第一浮置栅极和该第二浮置栅极均是多晶硅间隙壁。6．如权利要求3所述的多阶快闪存储单元，其中，数据存储方式包括(a)该第一浮置栅极和该第二浮置栅极以及该第三浮置栅极均不包含任何存储电荷时，则在该多阶快闪存储单元中存储的数据是00；(b)该第一浮置栅极具有存储电荷，且该第二浮置栅极和该第三浮置栅极不包含任何存储电荷时，则在该多阶快闪存储单元中存储的数据是01；(c)该第一浮置栅极和该第二浮置栅极中具有存储电荷，且该第三浮置栅极没有存储电荷时，则在该多阶快闪存储单元中存储的数据是10；(d)该第一浮置栅极和该第二浮置栅极以及该第三浮置栅极都具有存储电荷时，则在该多阶快闪存储单元中存储的数据是11。7．如权利要求3所述的多阶快闪存储单元，其中(a)该第一浮置栅极被编程载入电荷是藉由一第一偏压电压施加在该控制栅极，且一第二偏压电压施加在该漏极区，且该源极区和该p井、以及该深n井三者接地；(b)该第二浮置栅极被编程载入电荷是藉由一第一偏压电压施加在该控制栅极，且一第二偏压电压施加在该源极区，且该漏极区和该p井、以及该深n井三者接地；(c)该第三浮置栅极被编程载入电荷是藉由一第二偏压电压施加在该控制栅极，且一第三偏压电压施加在该p井，且该源极区和该漏极区、以及该深n井三者接地；(d)该第一浮置栅极和该第二浮置栅极以及该第三浮置...

【专利技术属性】
技术研发人员：王琳松，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]