半导体衬底及其制造方法技术

本发明专利技术提供一种半导体衬底。该衬底包括在多孔层上形成的晶体缺陷较少的非多孔单晶层，并且提供制造该衬底的方法。制造衬底的方法包括在不包含硅型气体的气氛中，热处理多孔层的热处理步骤，和在多孔硅层上生长非多孔单晶硅层的步骤，其中，如此进行热处理，使腐蚀的硅厚度在２ｎｍ以下，并使由（热处理后多孔硅层表面的雾值）／（热处理前多孔硅层表面的雾值）定义的多孔硅层的雾值变化率ｒ满足１≤ｒ≤３．５的关系。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术通常涉及，特别涉及形成在多孔半导体层上的非多孔孔半导体层及其制造方法。并且，本专利技术涉及评价半导体衬底表面的形状和状态的方法，特别涉及评价它的多孔层的方法。本专利技术也涉及作为集成电路基本部件的，该集成电路主要利用MOSFETs和双极型晶体管。关于集成电路(IC)工艺已经进行了各种研究，对以硅为基础的半导体器件提出了在绝缘体上生长硅(SOI)的结构，其中把单晶膜形成在绝缘体上，因为该结构减少寄生电容和容易对元件进行隔离，于是改善晶体管的工作速度，降低功耗，提高集成度，并减少整个成本。为了形成SOI结构，在70年代到80年代早期由Imai(K.Imai，Solid StateElectronics 24(1981)，p 159)提出的多孔硅(FIPOS)方法能有效地完全隔离。FIPOS方法利用加速的多孔硅氧化现象，形成SOI结构，但是存在一个问题，只能以岛状固有地形成表面硅层。近年来引起世界注意的一种SOI形成方法是晶片键合工艺，关于该工艺以经提出了各种方法，因为SOI结构任意提供表面硅层的厚度，掩埋氧化硅层以及表面硅层的良好的结晶性。虽然最初由Nakamura et al.提出的键合方法，键合晶片没有粘接剂和中间层，当J.B.Lasky et al.报道了减薄两个键合晶片之一的方法和在其上运作的MOS晶体管(J.B.Lasky，S，R，Stiffler，F，R，White，J，R，Abernathey，Technical Digest of the International Electron Devices Meeting(IEEE，NewYork，1985)，p.684)时，从1984年开始它的研究已经达到很好的制造阶段。采用Lasky et al.提出的方法，提供第1晶片及第2晶片，第1晶片是掺杂高浓度硼和在其上形成低浓度的或n-型外延硅层的单晶硅晶片，第2晶片具有在其上形成的氧化膜，如果需要，冲洗干净，并使两个晶片相互接触，从而利用Van der Waals力把两个晶片相互键合在一起。经过加热的两个晶片在它们之间形成共价键，由此增加键合强度到如此程度，使其不妨碍生产器件。然后，利用氢氟酸，硝酸，乙酸的混合液在其背面腐蚀第1晶片，选择地除掉p+硅片，只有外延硅层保留在第2晶片上，这也称为单腐蚀停止方法。但是，p+硅腐蚀速率对外延硅(p-或n型)腐蚀速率的比率低至几十，于是需要进一步提高以便在整个晶片表面留下均匀厚度的外延硅层。这样，提出进行两次选择腐蚀的方法。即提供低杂质浓度硅晶片衬底作为第1衬底，在该衬底表面上叠置p++型硅层和低杂质浓度层；然后把第1晶片键合到上述的第2晶片上。然后利用研磨，抛光，或其它机械方法在它的背面减薄第1衬底。接着，选择腐蚀第1衬底，直到暴露掩埋在第1衬底的p++型硅层的整个表面。在这种情况，利用例如邻苯二酚乙二胺，KOH等碱性溶液影响，因衬底杂质浓度不同而不同的选择腐蚀。再利用上述的Lasky方法，通过氢氟酸，硝酸和乙酸的混合液进行选择腐蚀，选择地除掉暴露的p++硅层，结果只有上述的低杂质浓度的单晶硅层转变成第2衬底。这称为双腐蚀停止方法。进行多次选择腐蚀的这种方法，证明改善了总的腐蚀选择性，SOI的表面硅层厚度获得了较好的均匀性。但是，可以预见，利用上述衬底杂质浓度或组成差别通过选择腐蚀减薄各层，将受到杂质浓度的深度截面分布影响。也就是，为了增强键合强度，如果在键合后高温处理晶片，则掩埋层杂质扩散，选择腐蚀性降低。结果降低膜厚的均匀性。因此，在键合后热处理的温度必须在800℃或以下。并且，因为多次腐蚀的每一次腐蚀将提供低的腐蚀选择性，所以担心大量生产时的可控性。和所述其中腐蚀选择率取决于杂质浓度或组分的差别的方法相反，日本专利申请公开NO.5-21338利用结构差别提供腐蚀选择率。也就是，因为例如200m2/cm3每单位体积表面积的多孔硅和非多孔硅之间的结构差别，这种方法实现了高到100000的腐蚀选择率，称此为利用多孔硅结构差别的选择腐蚀方法。用这种方法，阳极氧化第1衬底的单晶硅晶片的表面使其多孔，其后，在它上面外延生长非多孔单晶硅层，以便提供第1衬底。然后，把它键合到第2衬底上，按要求进行热处理，增强键合强度。接着进行研磨，抛光等除掉第1衬底的背面，于是露出整个表面的多孔层。接着，通过腐蚀选择除掉多孔硅，结果上述的非多孔单晶硅转变成第2衬底。因为获得了高达100000的高腐蚀选择率，所以腐蚀对SOI层厚度均匀性损害很少，同样在外延期间对单晶硅层均匀性的不良影响也很少。也就是，在利用市场购买CVD外延生长装置情况下，这种方法对于SOI-Si层获得例如1.5％到3％以下的晶片均匀率。这种方法，作为选择腐蚀材料，利用FIPOS方法中用作选择氧化材料的多孔硅。因此，这种方法不限制大约56％的孔隙率，但是最好为大约20％较低的数值。应该注意在上述的日本专利申请公开NO.5-21338中披露的制造SOI结构的方法，在Yonehara et al.(T.Yonehara，K.Sakaguchi，N.Sato.Appl.phys.Lett.64(1994)p.2106)的报告中被称为ELTRAN。并且因为多孔硅不变成最后产品的结构部件，所以只要它们不损害腐蚀选择率就允许多孔硅结构变化和粗化。本专利技术人Sato et al.利用化学汽相淀积(CVD)方法，在多孔硅衬底上外延生长时利用SiH2Cl2气体作为源气体，外延生长前在1040℃热处理，外延生长期间的温度为900到950℃(N.Sato，K.Sakaguchi，K.Yamagata，Y，Y.Fujiyama，and T.Yonehara，Proc.of the Seventh Int.Symp.on Silicon Mater.Sci.and Tech，Semiconductor Silicon(Pennington，TheElectrochem，Soc.Inc.1994)p.443)。为了避免高温热处理时显著的多孔硅结构粗化，Sato et al.提出在外延生长步骤之前，在多孔硅小孔侧壁上形成保护膜的预氧化步骤，几乎完全抑制热处理过程中多孔硅层的结构粗化。例如在氧化气氛中以400℃进行预氧化。这种方法的关键是如何减少在多孔硅上外延生长非多孔单晶硅时形成的缺陷。这样，SOI晶片的堆垛层错作为主更缺陷，据报道多孔硅上外延层的堆垛层错密度为103到104/cm2。通常指出堆垛层错可以降低氧化膜的电介质强度。这是因为当金属杂质淀积在围绕叠层的位错部分时，p-n结的漏电流将增加，因此降低少数载流子的寿命。关于在多孔硅衬底上外延生长的其它报报，利用较低限制的腐蚀方法显示缺陷后，通过光学显微镜观察，没有涉及小于103/cm3的晶体缺陷密度。虽然1μm2栅区具有103到104/cm2的堆垛层错概率，它象0.0001到0.00001那样低，和体硅片比较，缺陷密度是很高，由此显示集成电路的生产率预计减少。利用上述方法获得的SOI晶片的实际应用，必须减少堆垛层错密度达到至少为1000/cm2。此外，在多孔硅层上外延生长非多孔单晶硅时，因外延生长支撑基底的多孔结构引起许多堆垛层错。作为评估或观察多孔结构，特别是它的表面形状本文档来自技高网...

【技术保护点】
一种制造半导体衬底的方法，该衬底包括位于多孔硅层上的非多孔单晶层，该方法在多孔硅层上形成非多孔单晶层的步骤之前包括：在不包含非多孔单晶层源气体的气氛中热处理多孔硅层的步骤，其中如下确定热处理的条件，即，使由（热处理后多孔硅层表面的雾值）／（热处理前多孔硅层表面的雾值）限定的热处理前后多孔硅层表面的雾值变化率ｒ是在预定的范围。

【技术特征摘要】
JP 1998-9-4 251271/981.一种制造半导体衬底的方法，该衬底包括位于多孔硅层上的非多孔单晶层，该方法在多孔硅层上形成非多孔单晶层的步骤之前包括在不包含非多孔单晶层源气体的气氛中热处理多孔硅层的步骤，其中如下确定热处理的条件，即，使由(热处理后多孔硅层表面的雾值)/(热处理前多孔硅层表面的雾值)限定的热处理前后多孔硅层表面的雾值变化率r是在预定的范围。2.如权利要求1制造半导体衬底的方法，其中预定的范围是1≤r≤3.5。3.一种制造半导体衬底的方法，包括提供包含多孔硅层的衬底的步骤，热处理多孔硅层的热处理步骤，以及在多孔硅层上生长非多孔单晶层的生长步骤，其中，在不包含非多孔单晶层源气体的气氛中进行热处理的步骤，使得因热处理而腐蚀的硅厚度不大于2nm，且使由(热处理后的雾值)/(热处理前的雾值)定义的热处理前后多孔硅层表面的雾值变化率r满足1≤r≤3.5的关系。4.一种制造半导体衬底的方法，包括提供包含多孔硅层的第1衬底的步骤，热处理多孔硅层的热处理步骤，在多孔硅层上生长非多孔单晶层的生长步骤，和把在第1衬底上生长的非多孔单晶层转移到第2衬底上的步骤，其中，在不包含非多孔单晶层源气体的气氛中进行热处理步骤，使得因热处理而腐蚀的硅厚度不大于2nm，且使由(热处理后的雾值)/(热处理前多的雾值)定义的多孔硅层表面的雾值变化率r满足1≤r≤3.5的关系。5.如权利要求3或4的制造半导体衬底的方法，其中，以20nm/分以下的生长速率生长非多孔单晶层。6.如权利要求3或4的制造半导体衬底的方法，其中，以10nm/分以下的生长速率生长非多孔单晶层。7.如权利要求3或4的制造半导体衬底的方法，其中，以2nm/分以下的生长速率生长非多孔单晶层。8.如权利要求1，3或4的制造半导体衬底的方法，其中，变化率r是1≤r≤2。9.如权利要求3或4的制造半导体衬底的方法，其中，腐蚀厚度是1nm以下。10.如权利要求1，3或4的制造半导体衬底的方法，其中，非多孔单晶层是非多孔单晶硅层。11.如权利要求1，3或4的制造半导体衬底的方法，其中，非多孔单晶层是SiGe，SiC，或化合物半导体。12.如权利要求4的制造半导体衬底的方法，其中，把非多孔单晶层转移到第2衬底的步骤包括下列步骤相互键合第1衬底和第2衬底。并使非多孔单晶层位于里面；以及除掉多孔硅层。13.如权利要求4的制造半导体衬底的方法，其中，把非多孔单晶层转移到第2衬底的步骤包括下列步骤相互键合第1衬底和第2衬底。并使非多孔单晶层位于里面；以及在多孔硅层处分割键合部件。14.如权利要求4的制造半导体衬底的方法，其中，把非多孔单晶层转移到第2衬底的步骤包括在它们之间利用绝缘层相互键合第1衬底和第2衬底的步骤。15...

【专利技术属性】
技术研发人员：佐藤信彦，
申请(专利权)人：佳能株式会社，
类型：发明
国别省市：JP[日本]