半导体基片及其制造方法技术

公开了一种具有非多孔单晶层的多孔硅层的晶体缺陷减少的半导体基片，及形成该基片的方法。该形成方法包括下列步骤：在不包含非多孔单晶层的源气体的气氛中对多孔硅层进行热处理，以及在多孔硅层上生长非多孔单晶层，其中的热处理步骤在一定条件下进行，使得蚀去的硅厚度为２纳米或更小，且由（热处理后的表面孔密度）／（热处理前的表面孔密度）定义的多孔硅层的表面孔密度的变化率ｒ满足关系式（１／１００００）≤ｒ≤１。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术一般涉及，更具体地说，涉及在多孔的半导体层上形成的非多孔的半导体层及其形成方法。本专利技术还涉及用作为一主要采用MOSFETs和双极性晶体管的集成电路基本部分的半导体基片及其形成方法。在关于以硅为基底的半导体器件的集成电路(IC)技术方面，已进行了各种，致力于硅-在-绝缘层上的形式的(SOI)结构的研究，其中，单晶硅膜沉积在绝缘层上，因为该结构降低了寄生电容并增强元件绝缘，因此，提高了晶体管的工作速度，降低了功率消耗，提高了集成密度，降低了总成本。为了形成SOI结构，在1970年代到1980年代初已有由Imai(K.Imai，固态电子学24(1981)，p.159)提出的“完全隔绝多孔硅法”(the Fullylsolation by Porous.Silicon(FIPOS))。FXPOS法利用多孔硅的加速氧化现象形成SOl结构，但是存在问题在于，其仅固有地以小岛形状形成表面硅层。近年来引起世界注意的其中一种SOl形成技术是晶片结合技术，围绕该技术已经提出各种不同的方法，因为SOl结构使得在表面硅层和掩蔽的氧化硅层的厚度方面以及表面硅层的充分结晶度方面存在随机性。虽然最初由Nakamura等人提出该结合方法(利用该方法不需用粘接剂或任何其他中间层就可结合各晶片)，自从1984年当J.B.Lasky等人提出使两结合的晶片中之一变薄和在其上制作MOS晶体管的操作时，对它的研究已大范围地进行，(J.B.Lasky，S.R.Stiffler，F.R.White，和J.R.Abernathey，国际电子的器件会议技术汇编(IEEE，纽约，1985)，p.684)。利用Lasky等人的方法，作为单晶硅晶片的第一晶片掺有高浓度的硼和在其上形成有低浓度的或n-型外延硅层和在n-型外延硅层表面上形成一具有氧化物膜的第二晶片(如果需要)，然后使之彼此紧密接触，使得由于范德瓦尔力使二晶片彼此结合。对二晶片进行热处理以便在其间形成共价键结合，因此使结合强度增加到这样一种程度，即不会影响器件的制造。然后，利用氢氟酸、硝酸、乙酸的混合液体对第一晶片在它的背侧进行蚀刻，以便选择性地除去p+硅晶片，使得仅外延硅层保留在第二晶片上，该方法还被称为单蚀刻终止法。然而，每次对p+硅的蚀刻率与对外延硅(p-或n型)的蚀刻率的比低至几十，因此需要更进一步改进，以便使在整个晶片表面上保留的外延硅层厚度均匀。由此，已设计出能够进行两次选择性的蚀刻的方法。即，当第一基片形成为低-杂质-浓度硅晶片基片(在其表面上层积一p++型Si层和一低杂质浓度层)时，然后将该第一晶片结合到如上所述的第二晶片上。然后，通过研磨、抛光或任何其它机械方法在它的背侧使第一基片薄化。接着对第一基片进行选择性的蚀刻，直到掩埋在第一基片中的p++硅层的整个表面被暴露。在这样的情况下，该选择性的蚀刻由于基片的杂质-浓度的差别由于使用碱性液体比如乙二胺邻苯二酚(ethylene diamine pyrocatechol)、氢氧化钾等而受影响。然后，利用氢氟酸、硝酸、乙酸的混合液体进行选择性蚀刻，以便选择性地除去暴露的p++硅层，正如利用上述Lasky法的情况一样，使得仅上述低-杂质-浓度单晶硅层转移到第二基片(该方法还被称为单蚀刻(终止)法)。这种方法通过多次进行选择性的蚀刻，改善整体的蚀刻选择性，使得在SOl中的表面硅层的厚度更均匀。然而，可以预料利用上述基片的杂质-浓度或成分的差别的选择性的蚀刻来薄化一些层，将受到该杂质-浓度的深度分布特性的影响。即，如果晶片在结合后在高的温度下进行热处理，以便增加结合强度，在掩蔽层中的杂质扩散，引起降低膜厚的均一性，以致选择性的蚀刻效果下降。因此，结合后必须在800℃或更低的温度下进行热处理。而且，因为数次蚀刻中的每一次将具有低的蚀刻选择性，在大量生产的时候得设法解决可控性的问题。与上述方法(其中蚀刻选择性取决于杂质-浓度或成分的差别)相对比，公开的日文专利申请第5-21338号利用结构差别以保证选择性。即，由于每单位体积的表面面积(例如200m2/cm3)的多孔硅结构和非多孔硅之间的差别，这种方法实现了高达100,000的蚀刻选择性，该方法被称为利用多孔硅利用结构差别的选择性蚀刻法。利用这种方法，将指定为第一基片的单晶硅用晶片的表面阳极化(anodized)以形成多孔硅，在此之后在其上外延生长一非多孔单晶硅层以便提供第一基片。然后，其结合到第一基片和按照要求对其进行热处理，以便提高结合强度。接着进行研磨、抛光或类似操作，除去第一基片的背侧，因此暴露多孔硅层的全部表面。接着，通过蚀刻选择性地除去多孔硅，导致上述非多孔单晶硅层转移到第二基片上。由于可达到多达100,000的高蚀刻选择性，在这种外延生长的过程中通过蚀刻、映射单晶硅层的均匀度，使所达到的SOI层厚度的均匀度受到小的损害。即，正像在利用可商用得到的CVD外延生长装置的情况一样，这种方法例如对于SOI-Si层达到1.5％-3％或更低的晶片内的均匀度。这种方法使用多孔硅(作为选择性蚀刻的材料)作为在FXPOS方法中的选择性氧化的材料。因此，这种方法并不局限于约56％的孔隙度，但比较可取的是更低的数值约20％的孔隙度。这里应指出，该用于形成SOI结构的方法公开在上述公开的日本专利申请No.5-21338中，由T.Yonehara等人提出，被命名为ELTRAN(商标)(T.Yonehara，K.Sakaguchi，N.Sato，Appl.Phys.Lett.64(1994)，p.2108)。此外，由于多孔硅未变成最终产品的结构元件，多孔硅的结构变化和粗化而未损害蚀刻选择性。Sato等人(即本专利技术的专利技术人)在1040℃下进行外延生长前的热处理和在900-950℃温度下外延生长的过程中，利用SiH2Cl2气体作为源气体的化学气相淀积(CVD)法在多孔物质上进行外延生长(N.Sato，K.Yamagata，Y.Fujiyama,and T.Yonehara，Proc.of the Seventh Int.Symp.on Silicon mater.Sci.andTech.，Semiconductor silicon，(Pennington，Electrochem.Soc.Inc 1994)，p.443)。为避免在高温热处理的过程中多孔硅明显的结构粗化，Sato等人在外延生长步骤之前加入预氧化步骤，在多孔硅的壁上形成保护膜，以便几乎完全抑制在热处理过程中发生的多孔硅层结构粗化。例如，在400℃下在氧气环境中实行预氧化。利用这种方法的关键因素是如何减少在多孔硅上外延生长非多孔单晶硅的过程中产生的缺陷。因此制作的SOI晶片存在有堆垛层错(stacking Fault)作为主缺陷，据报道，在多孔硅上的外延硅层中堆垛层错密度为103-104/cm2。通常应指出，层错缺陷可能降低氧化膜的绝缘强度。这考虑是因为当金属杂质沉积在围绕层错缺陷的位错，p-n结的泄漏电流将增加，因此降低少数载体的寿命。关于在多孔物质上外延生长的另一些报告没有涉及由于较低检测(能力)的限制在揭示蚀刻缺陷后通过利用光学显微镜观察结晶缺陷密度小于103/cm2的情况。虽然与大的硅基片相比较，处在1μm2的门控(g本文档来自技高网...

【技术保护点】
一种制造半导体基片的方法，包括下列步骤：提供一包含多孔硅层的基片的步骤；对多孔硅层进行热处理的热处理步骤；以及在多孔硅层上生长非多孔单晶层的生长步骤，其中热处理步骤在不包含非多孔单晶层的源气体的气氛中进行，使得因热处理而蚀去 的硅厚度不大于２纳米，且由（热处理后的表面孔密度）／（热处理前的表面孔密度）定义的多孔硅层的表面孔密度的变化率ｒ满足关系式（１／１００００）≤ｒ≤１。

【技术特征摘要】
JP 1998-9-4 251270/981.一种制造半导体基片的方法，包括下列步骤提供一包含多孔硅层的基片的步骤；对多孔硅层进行热处理的热处理步骤；以及在多孔硅层上生长非多孔单晶层的生长步骤，其中热处理步骤在不包含非多孔单晶层的源气体的气氛中进行，使得因热处理而蚀去的硅厚度不大于2纳米，且由(热处理后的表面孔密度)/(热处理前的表面孔密度)定义的多孔硅层的表面孔密度的变化率r满足关系式(1/10000)≤r≤1。2.一种制造半导体基片的方法，包括下列步骤提供一个包含多孔硅层的第一基片的步骤；对多孔硅层进行热处理的热处理步骤；在多孔硅层上生长非多孔单晶层的生长步骤，以及将在第一基片上的非多孔单晶层转移到第二基片上的步骤；其中热处理步骤在不包含非多孔单晶层的源气体的气氛中进行，使得因热处理而蚀去的硅厚度不大于2纳米，且由(热处理后的表面孔密度)/(热处理前的表面孔密度)定义的多孔硅层的表面孔密度的变化率r满足关系式(1/10000)≤r≤1。3.根据权利要求1或2所述的制造半导体基片的方法，其中所说的非多孔单晶层是以20纳米/分或更小的生长速度生长的。4.根据权利要求1或2所述的制造半导体基片的方法，其中所说的非多孔单晶层是以10纳米/分或更小的生长速度生长的。5.根据权利要求1或2所述的制造半导体基片的方法，其中所说的非多孔单晶层是以2纳米/分或更小的生长速度生长的。6.根据权利要求1或2所述的制造半导体基片的方法，其中所说的变化率r为(1/100)≤r≤1。7.根据权利要求1或2所述的制造半导体基片的方法，其中所说的被蚀去的厚度为1纳米或更小。8.根据权利要求1或2所述的制造半导体基片的方法，其中所说的非多孔单晶层是非多孔单晶硅层。9.根据权利要求1或2所述的制造半导体基片的方法，其中所说的非多孔单晶层是SiGe、SiC或一种化合物半导体。10.根据权利要求2所述的制造半导体基片的方法，其中所说的将非多孔单晶层转移到第二基片上的步骤包括下列步骤将第一基片和第二基片彼此结合，并使非多孔单晶层位于里面；以及除去多孔硅层。11.根据权利要求2所述的制造半导体基片的方法，其中所说的将非多孔单晶层转移到第二基片上的步骤包括下列步骤将第一基片和第二基片彼此结合，并使非多孔单晶层位于里面；以及在多孔硅层处分开该结合的元件。12.根据权利要求2所述的制造半导体基片的方法，其中所说的将非多孔单晶层转移到第二基片上的步骤包括下列步骤将第一基片和第二基片以其间夹有一绝缘层的方式彼此结合。13.根据权利要求12所述的制造半导体基片的方法，其中该绝缘层形成在非多孔单晶层和第二基片的至少其中之一上。14.根据权利要求2所述的制造半导体基片的方法，其中所说的第二基片是一单晶硅基片。15.根据权利要求2所...

【专利技术属性】
技术研发人员：佐藤信彦，
申请(专利权)人：佳能株式会社，
类型：发明
国别省市：JP[日本]